Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 125609 594 С 11 С 11 ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОСУДАРСПО ДЕЛ ПИСАНИЕ ИЗОБРЕТЕН ТОРСНОМУ СВИДЕТЕЛЬСТ(71) Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин(56) Патент ФРГ В 2637004,кл. 42 Т 27/00, опублик. 1976.Андреев В.П., Баранов В.В. Бекин Н.В. Полупроводниковые запоминающие устройства и их применение, Подред, А.Ю. Гордонова. М.: Радио исвязь, 1981, с. 127, рис, 3.19.(57) Изобретение относится к вычилительной технике и может быть ис пользовано в запоминающих устройствах, содержащих динамические элементы памяти, требующие выполнения периодической регенерации содержимого.Цель изобретения - повышение быстродействия устройства. Запоминающееустройство содержит блок памяти, блокместного управления, блок управления,мультиплексор, последовательно соединенные генератор импульсов, делительчастоты, формирователь сигналов исчетчик, два триггера и одновибратор. Устройство работает в двух режимах, обращение и регенерация. Устройство имеет полностью синхронную схемучто и позволяет повысить его быстродействие за счет устранения внутренних запасов времени, присущих асинхронным схемам из-за разброса параметров их элементов. 5 ил.Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах.Цель изобретения - повьппение быстродействия устройства.На фиг. 1 изображена структурная схема запоминающего устройства; на фиг. 2 - структурная схема генератора импульсов; на фиг. 3 - структурная схема блока местного управления; на фиг, 4 - структурная схема формирователя сигналов; на фиг. 5 - структурная схема блока управления,Запоминающее устройство (фиг. 1)содержит блок 1 местного управления,формирователь 2 сигналов, блок 3 управления, генератор 4 импульсов, делитель 5 частоты, счетчик 6, первый7 и второй 8 триггеры, мультиплексор 9, блок 10 памяти, регистр 11, одно- вибратор 12,На фиг. 1 обозначены: информационный вход 13, адресный вход 14,управляющие входы 15 и 16, информационный17 и управляющий 18 выходы устройства. Генератор 4 импульсов (фиг, 2) содержит кварцевый генератор 19 и инверторы 20 и 21.Блок 1 местного управления (фиг.2) содержит элементы И-НЕ 22 и 23, элемент И-ИЛИ-НЕ 24, элементы И-НЕ 25 и26, элемент НЕ 27, регистр 28 и триггеры 29 и 30. Формирователь 2 сигналов (фиг. 4) содержит триггер 31 и элемент И-НЕ 32. Блок 3 управления(фиг. 5) содержит регистр 33, триггеры 34-36, элемент И-ИЛИ-НЕ 37, элементы НЕ 38 и 39, элемент ИЛИ 40,элемент НЕ 41 и элемент И 42. Запоминающее устройство может содержать динамические элементы памяти,расположенные по строкам и столбцами требующие выполнения периодическойрегенерации содержимого. Поэтому устройство имеет два режима работы; обращение и регенерация, В,первом режиме выполняется обмен данными с процессором, а во втором - регенерациясодержимого блока памяти. В режиме обращения устройство работает следующим образом.С входа 15 сигнал "Запрос" поступает на триггер 8, который выполняет синхронизацию этого сигнала, Синхронный запрос с выхода триггера 8 поступает на вход блока 1, который формирует сигнал разрешения работы триггера 7, который запускает управляемую5 10 15 20 25 30 35 40 45 50 55 серию синхросигналов, частота котороив два раза ниже, чем исходная частота генератораЗатем блок 1 анализирует занятостьустройства и наличие запросов. Еслиустройство свободно, то он формируетпризнак режима обращения, который поступает на вход блока 3 управления,который вьщает управляющие сигналы вмультиплексор 9, блок 1 О, регистр 11,а также признак занятости, которыйпоступает в блок 1,Мультиплексор 9 принимает адресобращения с входа 14 и формирует двепосылки, сначала старшие разряды адреса (адрес строки), затем младшие разряды адреса, которые поступают в блок10, который принимает с входа 16 сигнал Запись", Последний задает однуиз двух операций: запись (ниэкий уровень)и чтение (высокий уровень). При операции "Запись" блок 10 принимает данные с входа 13, две посылки адресас мультиплексора 9, стробы приема адреса строки и адреса столбца с блока 3.При операции "Чтение" блок памятипринимает те же сигналы с блоков 9и 3 и вьщает считанные данные в регистр 11, с выхода которого данные поступают на выход 17 устройства.В конце операции блок 3 снимаетпризнак занятости и вьщает ответ навыход 18, Процессор снимает запрос 15,блок 1 снимает признак режима обращения и разрешение работы триггера 7,после чего прекращает вырабатыватьсяуправляемая синхронизация.В режиме регенерации устройствоработает следующим образом.Генератор 4 формирует непрерывнуюсерию импульсов, высокой частоты,которая поступает на вход делителя 5частоты, который вырабатывает последовательность импульсов низкой частоты,которая поступает на вход формирователя 2. С выхода последнего сигнал"поступает на вход блока 1, которыйвьщает сигнал разрешения работы триггера 7, которьп запускает управляемуюсерию синхросигналов. Затем блок 1 .анализирует занятость устройства иналичие запросов. Если устройствосвободно, то блок 1 формирует признакрежима регенерации. В случае конфликта, т,е. при поступлении двух запросов одновременно, запрос регенерацииимеет более высокий приоритет. Приз,нак режима регенерации поступает навход мультиплексора 9, который передает адрес регенерации со счетчика 6 на вход блока 10. Затем запускается оцновибратор 12, который формирует строб приема адреса регенерации, который поступает в блок 10 и формирователь 2. После окончания этого строба формирователь 2 вырабатывает сигнал запуска счетчика 6, который формирует следующий адрес регенерации. 10Затем формирователь 2 сбрасывает запрос регенерации, блок 1 сбрасывает признак режима регенерации и разрешение работы триггера 7, который прекращает выработку управляемой синхросерии,Формула изобретения Запоминающее устройство, содержа щее блок памяти, регистр, лультиплексор, счетчик, первый триггер, генератор импульсов и блок управления,причем выход блока памяти подключен к первому входу регистра, выход кото рого является информационным выходом устройства, первый вход блока памяти является информационным входом устройства, а второй вход подключен к выходу мультиплексора, первый вход которого является адресным входом устройства, второй вход соединен с выходом счетчика, а третий - с первым выходом блока управления, второй и третий выходы которого подключены соответственно к третьему входу бло 35 ка памяти и второму входу регистра,четвертый вход блока памяти и четвертый выход блока. управления являютсясоответственно одним из управляющихвходов и управляющим выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия устройства, в него введены делитель частоты, формирователь сигналов, второй триггер, одновибратор иблок местного управления, причемвыход генератора импульсов подключенк входу делителя частоты и первымвходам триггеров и блока местного управления, выход одновибратора соединен с пятым входом блока памяти ипервым входом формирователя сигналов,второй вход которого подключен к выходу делителя частоты, а выходы соединены соответственно с входом счетчика и вторым входом блока местногоуправления, выходы которого подключены соответственно к второму входупервого триггера, входу одновибратора, четвертому входу мультиплексора и первому .входу блока управления,второй вход которого и третий входблока местного управления соединеныс выходом первого триггера, четвертыйи пятый входы блока местного управления подключены соответственно к пятому выходу блока управления ивыходу второго триггера , второй вход которого являетсядругим управляющим входом устройства.125 Е 096 ель В. Рудаков Кравчук остав ехред Корректор Л Пилипенк едактор А. Сабо аз 4830/5 Подписное омитета СС открытииская наб, д, 4 ул. Проектная, 4 Производственно-полиграфическое предприятие, г. У ВНИИПИ Го по дела 13035, Иос