Полупроводниковое постоянное запоминающее устройство

Союз Советских Социапнстических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополн 22) Зая елен ьное к звт. свид 02.78 (21) 2578531/8-24(23) Приорит СССРделам изобретений . и открытий убликовано 30. 1181Бюллетень Мата опубликования описания 01. 12 К б 81.327. .6(088.8 ) Фчвторыбретения 1,4 Я И. Я. Козыр А. Пе Ъ.ОХ 1 ф.;АЯ дъ1 11оннои техники 1) Заявитель осковский ститут элек 4 ) ПОЛУПРОВОДНИКОВОЕ ПОСТОЯННОЕ ЗАПОИИНА 1 ОЦЕУСТРОЙСТВО Изобретение относ ся к вычислитности к микрощим устройствам вано в устройвой информации мм, табличных ия их уровнеи с ми эмиттерно-свяи силителей сч нои технике, в частронным запоминаю ет быть использоль элеки можствав кач вышение быст естве подпрогра Известно полупроводниковое посто- . янное запоминающее устройство, содержащее накопитель с элементами связи10 на биполярных транзисторах 11Наиболее близким к предлагаемому по технической сущности является полупроводниковое постоянное устрой 15 ство, содержащее накопитель с элементами связи на многоэмиттерных транзисторах, дешифратор, выполненный на многоэмиттерных транзисторах, адресные формирователи, инвертор разрешения выборки и источник питания 2,Недостатками этих устройств являются необходимость применения преобразователей уровней по входу и выколлек зистор данных, генераторов символов, иразователей кодов и др. ходу для согласовананалогичными уровнязанной логики (,ЭСЛ) уитывания, что приводит к уменьшению быстродействия.Цель изобретения - породействия устройства,Поставленная цель достигается тем что в полупроводниковое постоянное запоминающее устройство, содержащеедешифратор и накопитель, выполненные на многоэмиттерных транзисторах, адресные формирователи, выходы которых соединены с соответствующими эмиттерами многоэмиттерных транзисторов ,дешифратора, базы которых соединены с соответствующими базами многоэмиттерных транзисторов накопителя и одним концом соответствующих нагрузочных элементов, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и кторам многоэмиттерных транов накопителя, ннвертор разрешения выборки, каждый выход которогс соединен с соответствующим эмиттером многоэмиттерных транзисторов дешифратора, и источник питания, введены блоки сопряжения, выполненные на резисторах, при этом одни концы резистора лодключенй к.выходу источника питания, а другие концы резисторов первого блока сопряжения к соответствующим эмиттерам многоэмиттерных транзисторов дешифратора, другие концы резисторов второго блока сопряжения подключены к соответствующему эмиттеру каждого многоэмиттерного транзистора дешифратора, а другие концы резисторовтретьего блока сопряжения подключены к соответствующим эмиттерам многоэмиттерных транзисторов накопителя.На чертеже преДставлена электрическая схема устройства.Устройство содержит адресные Формирователи 1 и инвертор 2 разрешения выборки, выходы которых соединены с соответствующьпли эмиттерами многоэмиттерных транзисторов 3 дешифратора 4, при этом выходы адресных формирователей 1 соединены с соответствующими концами резисторов первого бло ,ка 5 сопряжения, а выходы инвертора 2 разрешения выборки соединены с со" ответствующими концами резисторов второго блока 6 сопряжения. БазыФмногоэмиттерных транзисторов 3 дешифратора 4 соединены с соответствующими базами многоэмиттерных транзисторов 7 накопителя 8 и одним концом соответствующих нагрузочных элементов 9, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов 7 накопителя 8, Одноименные эмиттеры многоэмиттерных транзисторов 7 накопителя 8 объединены с сответствующими концами резисторов третьего блока 10 сопряжения и имеют внешние выводы. Одни концы резисторов блоков 5,6 и 10 сопряжения подключены к вы" ходу источника 11 питания.В предлагаемом устройстве дешифратор 4 построен на многоэмиттерных транзисторах 3, где цепь коллектора разомкнута 1,коллектор многоэмиттерных транзисторов 3 можно закоротить с базой, что приведет к уменьшению времени рассасывания носителей, т.е, к повышению быстродействия), накопитель построен также на многоэм 1 п 6053 15 40 Формула изобретения 45 50 55 20 25 30 35 4терных транзисторах 7 и работает вненасыщенном режиме, что приводит кповышению быстродействия,Полупроводниковое пОстоянное запоминающее устройство работает следующим образом,Адресные формирователи 1 вырабатывают высокие и низкие уровни напряжения,которые подаются на соответствующие эмиттеры многоэмиттерных трансформаторов 3 дешифратора 4.При этом,переходы многоэмиттерного транзисто, ра 3 дешифратора 4,на все эмиттерыкоторого поступают высокие уровни из соответствующих выходов адресных-формирователей 1 и инвертора 2 разрешения выборки запираются, В результате выбирается одноименный многоэмиттерный транзистор 7 накопителя 8, из которого считывается соответствующее слово. Значения высоких и низких уровней на выходах адресных формирователей 1, инвертора 2 разрешения выборки и накопителя 8 достигается с помощью блоков 5, 6 и 10 сопряжения соответственно. Аналогичным образом осуществляется считывание информации из других многоэмиттерных транзисторов 7 накопителя 8 при соответствующем выборе многоэмиттерного транзистора 3 дешифратора 4, на эмиттеры которого поступают высокие уровни напряжения из адресных Формирователей 1 и инвертора 2 разрешения выборки.Таким образом, предлагаемое устройство отличается от известных повышенным быстродействием, которое достигается введением блоков сопряжения. Полупроводниковое постоянное запоминающее устройство, содержащее дешифратор и накопитель, выполненные на многоэмиттерных транзисторах,адресные формирователи, выходы которых соединены с соответствующимиэмиттерами многоэмиттерных транзисторов дешифратора, база которых соединена с соответствующими базами многоэмиттерных транзисторов накопителя и одним концом соответствующих нагрузочных элементов, выполненных на резисторах, другие концы которых подключены к шине нулевогр потенциала ик коллекторам многоэмиттерных транзисторов накопителя, инвертор разре3 88605 щения выборки, каждый выход которогосоединен с соответствующим эмиттером многоэмиттерных транзисторов дешифратора, и источник питания, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устроиства,. оно содержит. блоки сопряжения, выполненные на резисторах, при этом одни концы резисторов подключены к выходу источника питания, а другие Ф концы резисторов первого блока соПряжения подключены к соответствую-щим эмиттерам многоэмиттерных транзисторов дешифратора, другие концы резисторов второго блока сопряжения 15 подключены к соответствующему эмиттеру каждого многоэмиттерного транзистора дешифратора, а другие концы резисторов третьего блока сопряженияподключены к соответствующим эмиттерам многоэмиттерных транзисторов на"копителя.Источники информации,принятые во внимание при экспертизе1. Патент США Р 3909805, кл.340173 5 Р,опублик, 1975.2. Щетинин 1 О, И., ;(рамаренко О. Л.,Неклюдов В. А. Монолитное ПЗУ 155 РЕ 1емкостью 256 бит со схемами управле 11ния. Сб. Микроэлектроника и полупроводниковые приборы". "Сов. радио",1976, вып. 1, с. 50-58 (прототип ).