Программируемое постоянное запоминающее устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциапистическикРеспублик и 886055(53)М. Кл,С 11 С 17/00 ооуАоротееивй комитет СССР ао долом иэобретеиий и отэрнтий(54 ) ПРОГРАК 1 ИРУЕМОЕ ПОСТОЯННОЕ ЗАПОИИНАЮЦЕЕУСТРО 1 СТВО Изобретение относится квычислительной технике и может быть использовано при построении вычислительныхустройств дискретной автоматики набазе больших интегральных схем,Известно програмируюемое постоян-ное запоминающее устройство, содержащее полупроводниковую подложку, накоторой вместе с ячейкой памяти формируется интегральная схема записи1 Ои стирания с использованием конденсатора 1,Однако для элементов памяти нахалькогенидных стеклах это неприемлемо из-.за большой требуемой емкости15конденсатора,Наиболее близким к предлагаемомупо технической сущности являетсяустройство, содержащее накопитель,три дешифратора с адресными формирователями,блок разрешения считывания,первые управляющие ключи, первые входы которых соединены с первыми выходами накопителя, первые и вторые входы которого соответственно соедине. ны с первыми и вторыми выходами соответствующих первых управляющих ключей, шины записи-считывания, входные-выходные шины управления Г 23.Недостатками этого устройства являются необходимость подведения ко всем выходным контактам интегральной схемы повышенного напряжения записи, что усложняет применение интегральной схемы в одноплатных конструкциях, а также усложняет аппаратуру записи за счет увеличения числа нестандартных выходных цепей записи и наличие одной цепи управления как дешифратором, так и шиной записи, что ограничивает возможности управле" ния режимом формирования шнура и тем самым снижает надежность устройства. Кроме того, в этом устройстве не обеспечивается управление разрядом шин накопителя в течение времени ожидания и счйтывания, что уменьшает быстродействие устройства.35 Блок записи-считывания содержитч входной усилитель, ключ записи,первыи ,и второй ключи управления записью,выходной усилитель, элемент защиты в ы ходного усилителя, элемент сдвига ур овней постоянного напряжения, при этом выход входного усилителя соединен с первым входом элемента защиты выходного усилителя, второй вход ко-. 50 торого соединен с шестым входом блока, а выход - со входом элемента сдвига ур овней постоянного напряжения, выход которого подключен к первому входу выходного усилителя, второй и 55 третий вход которого соединены соответственно со вторым и шестым входами блока а выход - с первым входомУ Цель изобретения - повышение надежности и быстродействия устройства.Для достижения поставленной целив програмируемое постоянное запоминающее устройство введен блок записи-считывания, блок управления записью, вторые управляющие ключи и эле"мент разряда шин накопителя, входкотороГо соединен со второй шиной 1 Оуправления и со входом третьего дешифратора, а выход - со вторыми входами первых управляющих ключей, тре-.тьи и четвертые входы которых соединены соответственно с выходом третьего дешифратора и с первыми выходамисоответствующих блоков записи-считывания, первые входы которых соединены с третьими выходами соответствующих первых управляющих ключей, вторые входы - с первой шиной управленияи входом второго дешифратора, а третьи, четвертые и пятые входы - соответственно с первым и третьим выходами блока управления записью, первыйвход которого соединен со второйшиной управления, а второй - с третьей шиной управления, шестые и седьмые входы блоков записи-считываниясоответственно соединены с выходомблока разшерения считьвания и с соответствующими входными шинами,вход блока разрешения считывания соединен с четвертой шиной управления,вход первого дешифратора соединен спервой шиной управления, а выход -с первьм входом вторых управляющихключей, вторые входы которых соединены с выходом второго дешифратора,а выход - с третьими входами накопк 40теля. первого ключа управления записью, второй вход которого соединен с пятым входом блока, а выход - с первым входом второго ключа управления записью, второй вход которого соединен с выходом ключа записи и с первым входом блока, а выход - с первым входом ключа записи, второй и третий входы которого соответственно соединены с четвертым и третьим входами блока, а первый.и второй входы входного .усилителя соответственно соединены с первым и вторым входами блока.Блок управления записью содержит два эмиттерных повторителя и нагрузочный элемент, при этом первые входы нагрузочного элемента и первого эмиттерного повторителя соединены со вторым входом блока, второй вход первого эмиттерного повторителя - с первым входом блока, выход нагрузочного элемента - с первым выходом блока, а выход. первого эмиттерного повторителя - со входом второго эмиттерного повторителя и со вторым выходом блока, а выход второго эмиттерного повторителя - с третьим выходом блок.На Фиг. 1 и 2 представлены соответственно блок-схема и структурная схема программируемого постоянного запоминающего устройства, конструктивно исполняемого в одном кристалле интегральной схемы; на фиг. 3 - пример электрической схемы. Организация памяти М Х П, где М - число адресуемых слов памяти, П - число считываемых разрядов в одном слове памяти. Оборудование, ограниченное пунктирной линией и обозначенное "Фрагмент 1", относится только к первому разряду памяти. Для построения остальных разрядов используются аналогичные Фрагменты, подключаемые, как показано на фиг. 1,2 и 3,Устройство содержит накопитель 1, состоящий из элементов памяти, вторые управляющие ключи 2, дешифраторы 3-5 с адреснь 1 ми формирователями, элемент 6 разряда шин накопителя, блок 7 записи-считьвания, блок 8 управления записью, блок 9 разрешения считывания, шины 10 входные-выходные первые управляющие ключи 1, шины 12 записи-считьвания, первую 13, вторую 14, третью 15 и четвертую 16 управляющие шины.Принцип работы заключается в следующем.При подаче сигналов адреса и вы" борки кристалла происходит активизация соответствующих управляющих ключей 2 и 11. В режиме чтения блок 7 записи-считывания задает ток считывания черезадресованные цепи считывания и в зависимости от величины сопротивленияадресованных элементов в каждом Фрагменте считываются уровни напряжений,соответствующие логическому "нулю"или логической "единице". Блок 9 разрешения считывания согласовываетуровни сигнала разрешения считывания с уровнями внутренних сигналовсхемы, а также позволяет стробиро"вать считываемую в выходной каскадинформацию во времени, благодаря чему можно уменьшить время завершенияпереходных процессов в схеме. Элемент 6 разряда шин накопителя позво,ляет разряжать горизонтальные шины,которые могут заряжаться токами утечки, а также в результате считыванияслов, в которых элементы памяти находятся в высокоомном состоянии и, .тем самьм, исключить одновременныйразряд всех горизонтальных шин накопителя. Запись в элементы памятипроизводится последовательно. Выборнеобходимого разряда адресуемого слова осуществляется подачей на шины 10входные-выходные сигналы нулевогоуровня. Оборудовайие, осуществляющеезапись информации (оборудование контроля, программатор), обеспечиваетподачу на вход второй управляющейшины 14 напряжения, равного напряжению сигнала О, В связи с тем, чтопервые управляющие ключи 11 не являются идеальными и на шины невыбранных разрядов накопителя может попастьвысокое напряжение записи блоки 7записи-считывания осуществляют такжекоммутацию на землю шин невыбраиныхразрядов накопителя через.нервыеуправляющие ключи 11. Блок управлениязаписью предназначен для уменьшениямощности, выделяемой схемой за циклзаписи одного бита информации, с целью обеспечения скорости записи информации и улучшения воэможностейконтроля схемы в процессе производства, а также обеспечивает минймаль-ное шунтирование цепей записи, чтопозволяет управлять формированиемсопротивлений элемента памяти в наиболее благоприятных режимах напряжений и токов,Состав и связи блоков записи-счи-. тывания и управления ключами показаны на фиг,. 2. Блок записи-считывания содержит входной усилитель 17, задаю" щий режим считывания и осуществляющий усиление сигнала, элемент 18 защиты выходного усилителя, осуществ.люаций защиту цепей выходного усилителя от высокого напряжения, развивающегося при записи на шине 12 записи- считывания, элемент 19 сдвига уровней постоянного напряжения, используемый для согласования уровней "единицы" и "нуля", подаваемых с выходного усилителя 17 на выходной усилитель 20, выходной усилитель 20, реализующий приводное ИЛИ и позволяющий, таким образом, соединять между собой информационные выходы нескольких кристаллов, ключ 21, записи, пропускающий записывающий импульс необходимой Формы к выбранной шине накопителя при наличии управляющего сигнала блока 8 управления записью, второй ключ 22 управления, блокирующий ключ 21 записи при отсутствиисигнала выбора данного разряда иразряжающего шины невыбранных разрядов через первый управляющий ключ 3щ первый ключ 23 управления записие,обеспечивающий управление вторймуправляющим ключом 22 записи при наличин разрешающего сигнала с блока8 управления записью.рНа входной усилитель 17 иэлемент 18 защиты выходного усилителязаводится сигнал выборки с цельюуменьшения потребляемой мощностипри невыбранном кристалле, СигналЕ запрета выборки заводится на выходной усилитель 20 с целью стробирования, а также на элемент 18 защиты выходного усилителя с целью от,ключения,выходного усилителя 20 при,записи. Блок 8 управления записьюсостоит из нагрузочного элемента 24,позволяющего снизить требование кмощности рассеяния на ключе 21 записи каждого разряда, первого эмиттерного повторителя 25, формирукицегоуправляющий сигнал записи, подаваемый на второй вход ключей 21 записи,второго эмиттерного повторителя 26,формирующего управляющий потенциалИ,,низкого уровня для управления первы-.ми ключами 23 управления записью.Предлагаемая схема позволяет погасить излишек напряжения, которыйможет подаваться во вторую управляю6055 3 1 Ф 15 ЗФ 23 7 88 щую шину 14 и, таким образом, допол-нительно снизить мощность, рассеиваемую на каждом блоке 7 зиписи-считьвания, а также обеспечить минимальное шунтирование цепи записи элемента памяти накопителя 1 другими управляющими лелями.Пример конкретной реализации устройства применительно к требованиям биполярной технологии показан на электрической схеме, изображенной на фиг. 3. Устройство содержит накопитель, включающий элемент памяти ЭП, развязьвающий диод Д 1; разрядный диод Д 2; первый управляющий ключ К 2, Т 1; элементы, задающие режим считывания, В 1, ДЗ; элемент разряда шин накопителя - диод Д 5; резистор В 4; входной усилитель; элемент защиты Дб; элемент выходного усилителя, совмещенный с элементом сдвига уровней постоянного напряжения В 5, Вб, Т 5, Д 7, В 7, ключ записи Тб, Т 7, Д 8, Д 10, В 8; вентиль разряда невыбранных горизонтальных шин Д 9; первый ключ управления записью Т 8, В 9; второй ключ управления записью Т 9, Д 11, Д 9; первый эмиттерный повторитель Т 10, Т 11 В 10, В 11, второй эмиттерный повторитель 1 2, В 2, Ю 3; нагрузочный элемент1Д 12, Д 13 и второй управляющий ключ Т 2, ТЗ, Д 4, В.Програмируемое запоминающее устройство работает следующим образом.В исходном состоянии при низком уровне напряжения на входе цепей выбора горизонтальные шины накопителя "разряжены через диоды Д 2 и Дб, а вер- . тикальные заряжены через схему заряда ВЗ,Д 4. При считывании в течение време" ни существования сигнала выбора в случае высокого сопротивления элемента памяти ЭП горизонтальная шина через Й 4,ДЗ и Т заряжается до положительного значения, превьппающего уровень 1, так как диод Д 5 оказьвается закрытым, а величина резистора В 4 выбрана значительно больше величины эквивалент.ного сопротивления цепей считывания, Величина Ь выбрана исходя из сумма- торной величины тока утечки всех шин при считывании. Перед обращением к новому адресу памяти сигнал в цепи выбора уменьшается до значения, близкого к нулевому, на время, для разряда горизонтальной шины до низкого уровня. Такая организация дает воз" мбжность избежать последовательного 1накопления зарядов на нескольких горизонтальных шинах при определенныхсочетаниях кодов, а затем одновременного разряда их во времени считыванияпри других сочетаниях кодов. С цельюснижения потребляемой мощности цепями считывания питание входного усилителя 17, а также элемента 18 защитывыходного усилителя производится отцепи выбора через диод Дб. Также отцепи выбора производится питание фазоинверсного каскада выходного ТТЛусилителя 20. Вместо предлагаемойсхемы может также использоватьсясхема генератора тока по схеме токоотвода, включенного либо вместо резистора В 7, либо может быть совмещена со схемой элемента 18 защиты выходного усилителя. Запись осуществляется путем подведения к ключу 21записи напряжения от внешнего генератора записывающего импульса, оптимальная форма которого может меняться в зависимости от вида записи (пробой, формирование шнура, стиранйешнура и состава халькогенидногостекла. Выбор разряда слов, в который осуществляется запись, определяется номером заземляемой лри записи выходной шины выходного усилителя 20. При этом первый ключ 23 управления записью этого разряда закрывает второй ключ 22 управления записью и, таким образом, открьвает соответствующий ключ 21 записи. В разрядах, в которых в данный момент зались информации не производится, через резистор В 2 на горизонтальные шины может поступать высокий потенциал, одна- ФФ ко благодаря открытому вентилю 17(Д 9 ) и открытому второму ключу 22 (Т 9 ) управления записью через коллектор Т 1 горизонтальные шины незаписываемых разрядов разряжаются, исключая тем самым ошибочную запись, Работа цепей выбора слова памяти в режиме записи обеспечивается путем подачи на третий дешифратор 5 (ДШЗ) и далее на резистор В 2 накопителя 1 ло- ЗФвьппенного напряжения записи по срав-.нению. с напряжением, развиваемом на горизонтальных шинах генератора записи, на величину, равную или большую падению напряжения на третьем дешифраторе 5 и резисторе В 2. В связи с тем, что существуют оптимальные значения температур, при которых производится пробой, формирование и стирание шнура, и в то же время желатель9 88 ВП 5 но обеспечить минимальный интервал .между записью двух бит, необходимо обеспечить минимум мощности, выделяемой на элементах схемы. Кроме того, питание цепей смещения первого 22 и второго 23 ключей управления записья от цепи записи привело бы к значительному шунтированию цепи записи вспомо-гательными цепями и тем самым затруднило бы реализацию режима генератора, 1 у тока, В связи с тем, что высокие напряжения на элементе памяти развиваются кратковременно, питание цепей смещения ключей 21 записи выполнено от цепи выбора третьего дешифратора 5 через первый эмиттерный повторитель 25, управляемый напряжением, формирующимся в цепи записи. Резистор 1110 в цепи базы первого эмиттерного повторителя 25 установлен с целью защиты перехода база-коллектор от перегрузок при превышении напряжениемОэап напряжение во второй управляющей шине 14. С целью уменьшения площади кристалла, занимаемого памятью, желательно распределить максимальную мощность, выделяемую на одном из ключей 21. записи между ключом 21 записи и нагрузочным элементом 24 ( Д 12, Д 13), который является общимЗф для всех ключей 21 записи. Второй эмиттерный повторитель 26 управляется от цепей смещения ключей 21 записи через резистор 8 12, однако питается от обычного источника низкого наФормула изобретения 1. Программируемое постоянное запоминающее устройство, содержащее накопитель, три дешифратора с адресными формирователями, блок разрешения считывания, первые управляющие ключи, первые входы которых соединены с первыми выходами накопителя, первые и вторые входы которого соответственно соединены с первыми и вторыми выходами соответствующих первых управляющих ключей, шины записи-счи- тывания, входные-выходные шины управления, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, оно содержит блок записи-считывания, олок управления записью, вторые управляющие ключи и элемент разряда шин накопителя, вход которого соединен.со второй шиной управления и со входом третьего дешифратора, а выход - со вторыми входами первых управляющих ключей, третьи и четвер-. тые входы которых соединены соответственно с выходом третьего дешифрато-. ра и с первыми выходами соответствующих блоков записи-. считывания, первые .входы которых соединены с третьими выходами соответствующих первых клю-. чей, вторые входы - с первой шиной управления и входом второго дешифратора, а третьи, четвертые и пятые входы - соответственно с первым, вторым и третьим выходами блока управления записью, первый вход которого соединен со второй шиной управления, а второй - с третьей шиной управле-. пряжения. Сигнал размещения считывания в режиме записи равен нулю, в результате чего усилитель считается отключенным от. входной шины, в режиме чтения 49 сигнал "Разрешения чтения" по отношению к сигналу "Выбор кристалла" подается с задержкой, определяемой временем завершения переходных процессов в цепях выбора адресуемого слова. При чтении цепи выбора первого, второго и третьего дешифратора дешифаторы объединяются в одну цепь. В случае использования низких напряжений питания 4,5-5 В) и при достаточном отношении сопротивлений И и остаточного сопротивления шнура диод ДЗ может отсутствовать.При сравнении с известными предлагаемое устройство позволяет упроститьИ конструкцию репрограмнруемых постоянных запоминающих устройств благодяря отсутствию согласующих схем между информационными выходами и последую 5 1 1)щими схемами, выполненных на ТТЛ интегральных схемах, низкий уровень управляющих сигналов на информируемых входах-выходах при записи позво-ляет устанавливать интегральные схемы полупроводниковых постоянных эапо. минающих устройств на одноплатных устройствах совместно с другими интегральными схемами и осуществлять програмирование и перепрограмирование после сборки всего устройства в целом,С целью получения максимального быстродействия элемент разряда обеспечивает управление разрядом шин накопителя как во время ожидания, так и во время считывания и в то же время обеспечивает реализацию режима генератора тока.ния, шестые и седьмые входы блоков записи-считывания соответственно сое- динены с выходом блока разрешения считывания и с соответствующими .входными-выходными шинами, вход блока разрешения считывания соединен с четвертой шиной управления, вход пер вого деширатора соединен с первой. шиной управления, а выход - с первым входом вторых управляющих ключей, вторые входы которых соединены с вы" ходом второго дешифратора, а выход - с третьими входами накопителя2. Устройство по п. 1 о т л и - . ч а ю щ е е с я тем, что блок .записи-считывания содержит входной усилитель, ключ записи, первый и второй ключи управления записью, выходной усилитель, элемент защиты выходного усилителя, элемент сдвига уровней постоянного напряжения, при этом выход входного усилителя соединен с первым входом элемента защиты выход" ного усилителя, второй вход которого соединен с шестым входом блока, а выход - со входом элемента сдвига уровней постоянного напряжения, выход которого подключен.к первому входу выходного усилителя, второй и тре- тий вход которого соединены соответственно со вторым и шестым входуи блока, а выход - с первым входом первого ключа управления записью, второй вход которого соединен с пятым б 055 12входом блока, а выход - с первым вхо-дом второго ключа управления записью,второй вход которого соединен с выходом ключа записи и с первым входомблока, а выход - с первым входомключа записивторой и третий входыкоторого соответственно соединеныс четвертым и третьим входами блока,а первый и второй входы входного усиЕ лителя соответственно соединены спервым и вторым входами блока,3. Устройство по п. 1 о т л и -ч а ю щ е е с я тем, что блок управления записью содержит два эмиттеру ных повторителя и нагрузочный элемент, при этом первые входы нагрузочного элемента и первого эмиттерного повторителя соединены со вторымвходом блока, второи вход первогоэмиттерного повторителя - с первымвходом блока, выход нагрузочного эле- мента - с первым выходом блока, авыход первого эмнттерного повторителя - со входом второго эмиттерногоповторителя и со вторым выходом бло"ка, а выход второго эмиттерного пов"торителя - с третьим выходом блпка,Источники информации,принятые во внимание при экспертизе1. Патент Японии В 5339241,кл. 99(7) С 13, опублик. 1979.2, Авторское свидетельство СССРР 58 б 498, кл. 6 11 С 17/ОО, 1976иал ППП Патент, г ул, Проектна жго ВНИИПИ Заказ 10566/80 Тираж 648 ПодписноеФ У