Запоминающее устройство с коррекцией ошибок

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 890441(22)Заявлено 040480 (23) 2904418/18"24с присоединением заявки РЙ1) Заявител 54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕ ОШИБОК техническ вляется з ррекцией ь информа м информа вязан с г шибок, ии, соии, ко- нераи, генера корректи Изобретение относится к запоминаю"щим устройствам.Известно устройство, содержащее основной и дополнительный накопители,в котором адреса отказавших запоминающих элементов основного накопителя5заранее известны и по этим же адресамв дополнительном накопителе хранятсякоды номеров отказавших разрядов, чтопозволяет при считывании по результа 1 Оту контроля четности осуществить коррекцию информации путем инверсии сигнала в отказавшем разряде 1 .Недостатком этого устройства является невысокая надежность контроля икоррекции ошибок,Наиболее близким им решением к изобретению я апоминающее устройство с ко осодержащее магистрал Ч20единенную с регистро Чторый электрически с етором ошибки четност торомконтрольных разрядов рующего кода и накопителем информации, выходы которого электрически связаны сузлом обнаружения ошибки и узлом исправления ошибки, а выход узла исправления ошибки соединен с регистром информации и генератором контрольныхразрядов четности 1 21,Недостатком данного устройства является отсутствие возможности тестового контроля и локализации неисправности разрядов накопителя информации,используемых для хранения контрольныхразрядов корректирующего кода, чтоувеличивает время поиска неисправности в накопителе информации, и нали 4 иедвух регистров информации и двух генераторов контрольных разрядов корректирующего кода, что снижает надежностьустройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем,что запоминающее устройство с коррекцией ошибок, содержащее регистр числа,890441 генератор контрольных сигналов корректирующего кода, генератор сигналовошибки четности, основные накопители,блок обнаружения ошибки, блок коррекции и генератор контрольных сигналовчетности, причем одни из выходов реггистра числа подключены к выходамблока коррекции и генератора контрольных сигналов четности, другие входыявляются информационными входамиустройства, информационными выходамикоторого являются одни из выходоврегистра числа, другие выходы которого соединены со входами генераторасигналов ошибки четности и генератораконтрольных сигналов корректирующегокода и входами основных накопителей,выходы которых подключены к информационным входам блока обнаруженияошибки и блока коррекции, контрольный вход которого соединен с выходомблока обнаружения ошибки, а выходыподключены ко входам генератора контрольных сигналов четности, введеныисполнительный накопитель и коммутаторы, причем первый вход первогокоммутатора соединен со входом одного из основных накопителей, выходкоторого соединен с первым входомвторого коммутатора, второй вход первого коммутатора подключен к выходугенератора контрольных сигналов корректирующего кода, а выход - ко входу дополнительного накопителя, выходкоторого соединен с контрольным входом блока обнаружения ошибки и вторымвходом второго коммутатора, выходыкоторого подключены к информационнымвходам блока обнаружения ошибки иблока коррекции, управляющие входыпервого и второго коммутаторов являются одними из управляющих входовустройства,На чертеже изображена структурнаясхема устройства,Устройство содержит регистр числа1 с группами информационных разрядов2, группой контрольных разрядов 3,входами 4 и 5. На чертеже обозначеныинформационные входы 6 и информационные выходы 7 устройства, выходы 8,9и 10 регистра числа. Устройство содержит также генератор контрольныхсигналов корректирующего кода 11,генератор сигналов ошибки четности12 со входами 13 и 14 и выходом 15,генератор контрольных сигналов четности 16 со входами 17, основные 18 15 2 О 25 ЗО 35 50 55 4и дополнительный 19 накопители со входами 20 и 21, первый коммутатор 22 со входами 23.1 и 23.2 и выходом 24, второй коммутатор 25 со входами 26 и 27, блок обнаружения ошибки 28 с информационными входами 29, контрольным входом 30, выходами 31 и 32 и управляющим входом 33, блок коррекции 34 с информационными входами 35и контрольным входом 36. На чертежеобозначены также управляющие входы37 и 38 соответственно первого ивторого коммутаторов и управляющийвход 39 регистра числа, Одни из входов 4 регистра числа 1 подключенык выходам блока коррекции 34 и генератора контрольных сигналов четности 16, другие входы 5 являются информационными входами 6 устройства. Информационными выходами 7 устройства являются одни из выходов 8 регистра числа 1, другие выходы 9 и 1 О которого соединены со входами генераторасигналов ошибки четности 12, а выходы 9 соединены с генератором контрольных сигналов корректирующего кода 11 и входами 20 основных накопителей 18. Выходы основных накопителей18 подключены к информационным входам 29 блока обнаружения ошибки 28и информационным входам 35 блокакоррекции 34. Контрольный вход 36 блока коррекции 34 соединен с выходом 31 блока обнаоужения ошибки 28, а выходы подключены ко входам 17 генератора контрольных сигналов четности 16. Первый вход 23.1 первого коммутатора 22 соединен со входом 20 одного из основных накопителей 18, выходкоторого соединен с первым входом 26второго коммутатора 25. Второй вход 23,2 первого коммутатора 22 подключен к выходу генератора контрольных сигналов корректирующего кода 11 , авыход 24 - ко входу дополнительногонакопителя 19, Выход дополнительногонакопителя 19 соединен с контрольнымвходом 30 блока обнаружения ошибки28 и вторым входом 27 второго комму-татора 25, выходы которого подключены к информационным входам 29 блокаобнаружения ошибки 28 и блока коррекции 34. Управляющие входы 37 и 38соответственно первого 22 и второго25 коммутаторов являются одними изуправляющих входов устройства. Информационные разряды групп 2 регистрачисла 1 служат для приема и хранениябайтов информации и имеют одинаковую89044 размерность, например 8 разрядов, а группа контрольных разрядов 3 служит для приема и хранения контрольных разрядов четности байтов и имеет размерность, равную числу групп информационных разрядов 2, т.е. равна количеству байтов информации.Устройство работает следующим образом.Работу устройства рассмотрим для в случая, когда размерность информационного слова 64 разряда, т.е. 8 байтов, размерность групп информационных разрядов 2, группы контрольных разрядов 3 и накопителей 18 и 19 5 восемь разрядов.В режиме записи информация вместе с контрольными разрядами четности поступает с информационных входов 6 устройства в регистр числа 1. С выхо да регистра числа контрольные разряды и байты информации поступают в генератор сигналов ошибки четности 12, который производит контроль информации, принятой на регистр числа 1, пу- фф тем суммирования по модулю два байтов информации, хранящихся в группах информационных разрядов 2 и соответствующих им контрольных разрядов группы 3, и при обнаружении ошибки выда ет на выход 15 сигнал ошибки четности, указывающий на то, что информация передана на регистр числа 1 с ошибкой, Этот сигнал используется для перевода устройства из режима "Запись в режим нЧтение. Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответствующих основных накопителей 18 и на вход генератора контрольных сигналов корректирующего кода 11, формирующий контрольные разряды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22. В режиме записи на управляющий вход 4 37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 24 со второго входа 23.2 контрольных разрядов корректирующего кода, которые записываются в дополнительный накопитель 19. Адрес для записи или чтения поступает на вход 21 накопителей 18 и 19. В режиме чтения адрес считываемого слова поступает на вход 21 основных накопителей 18, с выходов которых считывается информация. При этом на управляющий вход 38 второго коммутатора 25 подается соответствующий сигнал. вКонтрольные разряды корректирующего кода с выхода дополнительного накопителя 19 поступают на контрольный вход 30 блока обнаружения ошибок 28, на информационные входы 29 которого поступают байты информации с выходов основных накопителей 18, Блок обнаружения ошибок 28 под воздействием сигнала на его управляющем входе 33 путем декодирования корректирующего кода определяет имеется ли и где в считанной из основных накопителей 18 одиночная или двойная ошибка, и при наличии двойной ошибки сигнал о ней с выхода 32 блока обнаружения ошибки 28 поступает на выход устройства. При обнаружении одиночной ошибки сигнал о ней с выхода 31 блока обнаружения ошибки 28 поступает на контрольный вход 36 блока коррекции 34. Одновременно по этой же связи передается позиция ошибочного разряда в информационном слове. На информационные входы 35 блока коррекции 34 поступают байты информации, считанные с основных накопителей 18. Исправление ошибки производится инвертированием сбойного разряда, Откорректированная информация с выхода блока коррекции 34 поступает на входы 4 регистра числа 1 и входы 17 генератора контрольных сигналов четности 16, который путем сложения по модулю два вырабатывает контрольные разряды четности для каждого байта считанной информации. Сформированные таким образом контрольные разряды с выхода генератора контрольных сигналов четности 16 поступают на вход 4 группы контрольных разрядов 3 регистра числа и под воздействием сигнала на его управляющем входе 39 записываются вместе с байтами информации в регистр числа 1, с выходов 8 которого поступают на информационные входы 7 устройства. Указанным образом устройство функционирует в рабочем режиме, т.е. при решении задач. Одиночная ошибка при этом всегда корректируется. При построении накопителя большого объема, измеряемого миллионами байтов, на динамических БИС ЗУ единичные отказы с течением времени накапливаются, что приводит к появлению двойных, уже неисправленных ошибок в информации, поэтому периодическипроизводят. проверку элементов памяти накопителя для своевременного обнаружения и замены отказавших элементов, Поскольку8904 при использовании корректирующегокода единичный отказ в накопителе обнаружить невозможно, то в диагностическом режиме коррекция отключается, и устройство работает следующим образом,В режиме "Запись диагностическая 1" подачей соответствующего сигнала на управляющий вход 37 первого коммутатора 22 запись контрольных разрядов корректирующего кода в дополнительный накопитель 19 блокируется, и в основные накопители 18 записываются только байты информации. В режиме "Чтение диагностическое" подачейсоответствующего управляющего сигнала на управляющий вход 33 блока обнаружения ошибки 28 последний отключается и на контрольный вход 36 блока коррекции 34 сигнал не поступает,т,е. коррекция ошибки не производится. В остальном работа устройства в 20 диагностических режимах записи и чте.ния аналогична указанному, Таким об,разом, считанная из основных накопителей 18 информация через регистрчисла 1 передается на информационные выходы 7 устройства, с которых поступает, например, к процессору (на черределения сбойных разрядов. Подобнымметодом диагностируются только основные накопители. 18, а дополнительныйнакопитель 19, предназначенный для хранения контрольных разрядов корректирующего кода, не проверяется. Для того, чтобы устранить указанный недостаток, в устройство дополнительно введены первый 22 и второй 25 коммутаторы.В режиме "Запись диагностическая 11" на управляющий вход 37 первого коммутатора 22 подается сигнал, под 40 ключающий к его выходу 24 информацию с его первого входа 23.1. Байт информации поступает на вход дополнительного накопителя 19 и записываетсяв последний. Таким образом, один из байтов информации записан в два накопителя: в один из основных накопителей 18 и в дополнительный накопитель19, В этом случае в режиме "Чтение диагностическое" на управляющий вход 38 второго коммутатора 25 подается управляющий сигнал, подключающий к его выходу информацию с его второго входа 27. Таким образом иэ дополнительного накопителя 19 считеже не показан) для сравнения с эта- З 0лоном записываемой информации и оп 41 8 тывается байт информации, которыйзатем записывается в одну из групп информационных разрядов 2 регистра числа 1. Определение позиции сбойного разряда в дополнительном накопителе 19 производится путем сравнения с эталоном записываемой информации аналогично описанному, Таким образом, введение первого 22 и второго 25 коммутатора обеспечивает диагностирование дополнительного накопителя 19 предназначенного для хранения контрольных разрядов корректирующего .кода, что повышает надежность устройст.ва.Технико-экономическое преимущество предложенного устройства заключается в его более высокой по сравнению с известным надежности.формула изобретенияЗапоминающее устройство с коррекцией ошибок, содержащее регистр числа, генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основные накопители, блок обнаружения ошибки, блок коррекции и генератор контрольных сигналов четности, причем одни из входов регистра числа подключены к выходам блока коррекции и генератора контрольных сигналов четности, другие входы являются информационными входами устройства, информационными выходами которого являются одни из выходов регистра числа, другие выходы которого соединены со входами генератора сигналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнаружения ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружения ошибки, а выходы подключены ко входамФ генератора контрольных сигналов четности, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит дополнитегьный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход первого коммутатора подключен к выходу генератора контроль890441 10второго коммутаторов являются одними из управляющих входов устройства,Источники информации,принятые во внимание при экспертизею, 1. Авторское свидетельство СССРЮ 686085, л. С 11 С 29/00. 1979.2. Патент США йф 3573728,кл. 340-172.5, опублик. 1971 (прототип). ных сигналов корректирующего кода,а выход - ко входу дополнительногонакопителя, выход которого соединенс контрольным входом блока обнаружения ошибки и вторым входом второгокоммутатора, выходы которого подключены к информационным входам блокаобнаружения ошибки и блока коррекции, управляющие входы первого и/81 , Тираж 648 8 НИИПИ Государственного комите по делам изобретений и откр 113035, Москва, Ж, РаушскаяПодписноа СССРтийнаб. д. 4/5 Заказ 11 Проектная Ужгород Филиал ППП "Патент" Составитель Т.ЗаицеваРедактор М.Дылын Техред 3, Фанта 1(о ектор Г Огаррр