Резервированное запоминающее устройство

и 1 881825 ОП ИСАЙИ ЕИЗЬБРЕТЕН ИЯК АВТОРСКОМУ С ВИДЕ ТЕЬЬСТВУ Союз СоветскихСоциалистическихРеспублик(23) Приоритет -Опубликовано 15.1181Бюллетень42Дата опубликования описания 16.11.81 по девам нзобретеннй н открытийИзобретение относится к запоми.нающим устройствам. Известно устройство по основному авт. св. У 803014, содержащее регистр адреса, выходы которого подключенык входам двух рабочих и резервного блоков памяти, первый и второй коммутаторы, входы которых подключены к соответствующим выходам рабочих блоков памяти, а управляющие входы - к 1 О управляющему выходу регистра адреса, сумматор, первые входы которого подключены к выходам второго коммутатора, а вторые входы - к выходам резервного блока памяти, блок контроля,15 вход и выход которого подключены соответственно к первым входам и управляющему входу третьего коммутатора, генератор тактовых импульсов,20 элементы И, первые входы которых подключены к выходам третьего коммутатора, вторые входы - к выходу генератора тактовых импульсов, а выход является выходом устройства, выходЫперв 1 ого коммутатора подключены к входам блока контроля, а выходы второгокоммутатора - ко входам сумматора 1 . Недостатками этого устройства являются большое время проверки устройства, так как проверка предполагает последовательное во времени суммирование каждого из трех блоков памяти, и большие временные затратына контрольное суммирование массивовпри передаче высокодостоверной информации, Эти временные затраты обусловлены тем, что в ряде типов памятивозможно при одной неисправности появление ошибок в нескольких разрядахинформации одновременно (например,в жгутовой памяти), при этом на выходе устройства возможно появление неверной информации, вследствие ограниченной эфсрективности схемы контроля.Указанные недостатки снижают быстродействие устройства,8185 1 О 15 20 30 35 40 45 50 55 3 8Цель изобретения - повышение быстро действия устройства. Поставленная цель достигается тем,что в резервированное запоминающееустройство введены схемы сравненияпо числу разрядов устройства, первыеи вторые входы которых подключенык выходам первого коммутатора и сумматора соответственно, третьи входы -к выходу генератора тактовых импульсов, а выходы являются одними из выходов устройства,На чертеже приведена функциональная схема предложенного устройства.Устройство содержит регистр адреса 1, один из разрядов 2 которогослужит для занесения признака обращения к первому 3 или второму 4 рабочим блокам памяти, резервный блок памяти 5, в который занесена сумма помодулю два информации с одинаковымиадресами из рабочих блоков памяти3 и 4, первый коммутатор 6, второйкоммутатор 7, блок контроля 8, сумматор 9, генератор тактовых импульсов 10, третий коммутатор 11, элементы И (по числу разрядов устройства) 12, схемы сравнения (по числуразрядов устройства) 13. Выходы блоков памяти 3 и 4 и один из выходоврегистра 1 (являющийся разряднымвыходом разряда 2 регистра 1) подключены соответственно ко входамкоммутаторов 6 и 7, Входы сумматора9 подключены соответственно к выходамблока памяти 5 и коммутатора 7. Входыблока контроля 8 подключены к выходамкоммутатора 6. Входы коммутатора 11подключены соответственно к выходамблока контроля 8, коммутатора 6 исумматора 9, Входы элементов И 12подключены к выходам генератора тактовых импульсов 10 коммутатора, 11.Выходы элементов И 12 являются выходами устройства. Первые и вторые входьсхем сравнения 13 подключены к выходам первого коммутатора би сумматора9 соответственно, Третьи входы схемсравнения подключены к выходу генератора тактовых импульсов 10. С выходов схем сравнения 13, являющихсяодними из выходов устройства, снимаются сигналы неисправности.Работа запоминающего устройствапроисходит следующим образом.Адрес ячейки, к которой необходимообратиться, записывается в регистр1, в один из разрядов 2 которого эаносится признак обращения к первому3 или второму 4 рабочему блоку памяти. Если обращение производитсяк блоку 4, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8, коммутатора 11 и схемы сравнения 13.Одновременно на сумматор 9 поступает информация, считанная па томуже адресу с блока 5 и через коммутатар 7 с блока 3. Сумма по модулюдва информации, считанной с блоков3 и 5, поступает на входы коммутатора 11 и схем сравнения 13. Если блоком контроля 8 йе зарегистрирована искажений информации, поступающей свыхода коммутатора б, то блок контроля вырабатывает сигнал, разрешающий прохождение этой информации черезкоммутатор 11. Если результат контроля отрицательный, то через коммутатор 11 на входы элементов И 12 поступает информация с выхода сумматора 9.На элементах И 12 тактовым импульсам происходит выделение считываемой информации. Одновременно с выделением информации на элементах И 12 по тактовым импульсам в схемах сравнения13 сравнивается информация из блока4, поступающая с выхода коммутатора6, с суммой по модулю два информациииз блоков 3 и 5, поступающей с выходасумматора, Таким образом, с высокойдостоверностью производится одновременный контроль информации из всехтрех блоков памяти 3-5. Это позволяетпри считывании информации с одногорабочего блока памяти 1 при проверках)сделать заключение аб исправности всего резервированного устройства. Приэтом время проверки сокращается более чем в три раза и упрощается алгоритм проверки (не требуется суммирования информации),При исправности всех трех блоков памяти 3-5 с помощью схем сравнения можно сделать вывод а достоверности передаваемой информации также без суммирования, т.е, без дополнительных временных затрат. В известном устройстве суммирование в некоторых случаях необходимо (если возможны отказы большой кратности), поскольку достоверность обнаружения блоком контроля отказов большой кратности меньше, единицы. Если схемы сравнения .зафиксировали неисправность одного иэ блоков памяти, то для повышения достоверности передачи информации5 8818следует провести контрольное суммирование для проверки правильности работы блока контроля (в этом случаепотеря быстродействия происходиттолько при неисправности устройства).Если обращение производится к блоку3, то считанная с него информация через коммутатор 6 поступает на входыблока контроля 8, коммутатора 11,схем сравнения 13, Одновременно на 1 о,сумматор 9 поступает информация,считанная по тому же адресу из блока5 и через коммутатор 7 из блока 4.В остальном работа устройства не отличается от описанного. 15Таким образом, использование предложенного технического решения позволяет по сравнению с известными обеспечить за счет использования схемсравнения сокращение в три раза времени проверок памяти с полуторнойизбыточностью, а также обеспечитьсокращение затрат машинного времени 75иа передачу.высокодостоверной информации.Формула иэабретенияРезервированное запоминающее устройство по авт. св. Ф 803014, о т -л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, оно содержит схемы сравненияпо числу разрядов устройства, первыеи вторые. входы которых подключенык выходам первого коммутатора и сумматора соответственно, третьи входык выходу генератора тактовых импульсов, а выходы являются однимииз выходов устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свйдетельство СССРР 803014 по заявке В 2692866/18-24,кл. С 11 С 29/00, 1978 1,прототип).Рудаза орректор: М, Пожоодписное шиал ППП "Патент", г. Уйгород, ул. Проектн СоставительЛ. Тюрина Техред О.Ле 9986/80 Тираж 648 ВНИИПИ Государственно о ко по делам изобретений и о 113035 Москва, ЖРауш