Аналоговое запоминающее устройство

Номер патента: 894795

Автор: Громенко

ZIP архив

Текст

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТИЛЬСТВУ Союз СоветскихСоцналнстнческнхреспублик и 894795(23) Приоритет -3 Ьоударотаеиый квинтет СССР по делаи изобретений и открытий" ТЕХНИЧЕСКАЯ 1 ц Институт океанологии им, П. П, Киршова АН СССРВЮМВ 6ВМВ 6 ТЕЮд(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к технике запоминающих устройств и может быть использованов информационно-измерительных системах,Известно быстродействующее устройствовыборки и хранения аналоговых сигналов, содержащее дифференциальный усилитель, клю.чевой элемент, интегратор, транзисторы и ре.зисторы (11.Недостатком известного устройства являет.ся большая скорость спада сигнала в режимехранения, что объясняется отсутствием компро- О1 Омисса при выборе емкости запоминающего конденсатора, так как для обеспечения линейнос.ти преобразования в широком динамическомдиапазоне входного сигнала и уменьшения времени разряда необходимо увеличивать емкость15запоминающего конденсатора, С другой сторо.ны, для перезарядки запоминающего конденсатора большой емкости с требуемой скоростьюнарастания напряжения необходимо пропускатьюбольшой ток, что не всегда реализуемо и связано со снижением надежности,Наиболее близким по технической сущности к предлагаемому является аналоговое запоминающее устройство, содержащее неинвертирующий усилитель, вход которого подключенк входной шине, а выход соединен через по. следовательно включенные первь 1 й ключевой элемент и первый резистор с первой обклщ- кой первого конденсатора, вторая обкладка которого подключена к общей. шине, второй ключевой элемент, управляющий вход которо. го объединен с управляющим входом первого ключевого элемента и соединен с шиной уп. равления выход второго ключевого элемента через второй резистор подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с обшей шиной, дифференциальньй усилитель, выход которого яв. ляется выходом устройства 1.2.Известное устройство позволяет прн отно. сительно небольших значениях емкости запоминающегоконденсатора получить весьма ма. лую скорость;лада (разряда), что обусловлено использованием не одного, а двух каналов для выборки и хранения, подключенных ко входам дифференциального усилителя (ДУ), При одноМ знаке производной разряда илн пе5 1 О 5 20 25 30 35 40 45 50 рсзаряда напряжения на запоминающих конденсаторах каждого канала разностное значениенапряжения разряда на выходе ДУ будет темменьше, чем менее отличаются скорости спаданапряжения в каждом канале, т.е, разряднаясоставляющая напряжения или спад хранимогонапряжения в двух, каналах является для ДУсинфазной составляющей, которая подавляетсяв большой степени .Однако в данном устройстве принципиально невозможно достичь высокого быстродействия, что обусловлено появлением большойпогрешности (до нескольких сот процентов),связанной обратно пропорциональной зависимостью с длительностью сигнала выборки. На.пример, если принять значения всех резисторов схемы известного устройства равным Я,то при подключении ключа к кондексаторубудет приложено напряжение не О, Я/Я + Я == О,/2, где О, - напряжение на выходе масштабирующего усилителя, а в два раза меньше, т,е. О,/4, Причем, данная погрешностьуменьшается с увеличением длительности выборки, Для повышения стабильности и уменьшения вышеуказанной погрешности следуетуменьшить сопротивление резистивного делителя. Однако в большинстве случаев операционные усилители, на которых может быть реализован неинвертирующий усилитель, требуют сопротивления нагрузки не менее 1 - 3 кОм.Кроме того, токи, отводимые в резиспвныйделитель, вызывают уменьшение тока перезаряда запоминающего конденсатора, что определяет дополнительные проблемы по увеличениюбыстродействия.Цель изобретения - повышение быстродей.ствия устройства,Поставленная цель достигается тем, что ваналоговое запоминающее устройство, содержащее первый и второй накопительные элементы,например первый и второй конденсаторы, первые обкладки которых соединены соответст.венно через первый и второй пассивные элементы с выходами первого и второго ключей,первые входы которых соединены с шинойуправления, второй вход первого ключа соеди.нен с выходом неинвертирующего усилителя,вход которого является входом устройства,вторые обкладки конденсаторов подключенык шине нулевого потенциала, дифференциальный усилитель, выход которого является выходом устройства, введены инвертирующийусилитель, первый и второй буферные усилите.ли, входы которых соединены соответственнос первыми обкладками первого и второго конденсаторов, выходы буферных усилителей подключены ко входам дифференциального усилителя, вход инвертирующего усилителя соединенсо входом неинвертирующего усилителя, а выход инвертирующего усилителя соединен со вторым входом второго ключа.На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит дифференциальный уси. литель 1, инвертирующий и неинвертирующий усилители 2 и 3, ключи 4 и 5, пассивные эле. менты 6 и 7, накопительные элементы, например, конденсаторы, 8 и 9, буферные усилители 10 и 11, шину 12 управления и шину 13 нулевого потенциала.Устройство работает следующим образом.При поступлении на шину 12 сигнала управ ления, открывающего первый и второй ключи 4 и 5, происходит заряд конденсаторов 8 и 9 до напряжений, равных +К/О /и - К/О / соответственно, где К - коэффициент йереда. чи усилителей 2 и 3, Постоянные времени цепей заряда равны сумме выходного сопротивления усилителя 2 или 3, сопротивления откры. того ключа 4 и 5 и пассивного элемента 6 или 7. Элементы 6 и 7 введены для снижения погрешности от нестабильности и разброса параметров сопротивлений открытых ключей 4 и 5. После окончания действия сигнала управ. ления ключи 4 и 5 закрываются и устройство переходит в режим хранения. Буферные усилители 10 и 11 в устройстве используются для повышения стабильности ра. боты дифференциального усилителя 1, так как резисторы Я, гпЯ в этом случае выбираются достаточно низкоомными для улучшения отношения сигнал/шум на выходе дифференциального усилителя 1. Входное сопротивление буферных усилителей 10 и 11 (используются сложные истоковые повторители) меньше сопротивления канала закрытого ключа 4 или 5. Это определяет ток утечки одного знака и перезаряд (разряд) конденсаторов 8 и 9 в сто. рону одного напряжения питания, Напряжение на выходе дифференциального усилителя 1 равно разности напряжений на первом и втором конденсаторах 8 и 9. При одной скорости разряда (перезаряда) конденсаторов 8 и 9 разностное напряжение равно удвоенному значению входного сигнала, умноженному на коэффициент передачи усилителя 2 или 3. Причем, данкое напряжение, равное 2 К/О ./, может сохраняться предельно долго и зависит от стабильности элементов схемы. Таким образом дополнительное включениев схему известного устройства усилителя 3 ибуферных усилителей 10 и 11 обеспечиваетповышение тока перезаряда и исключает допол.нительную погрешность, возникающую приуменьшении длительности сигнала выборки, т.е.приводит к повышению быстродействия.89479 Составитель А, ВороРедактор В. Пилипенко Техред ТМаточка Корректор С, Ком 500/83 Тираж 648 ВЕ 1 ИИПИ Государственного комитета СС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д/5 илиал ППП "Патент", г, Ужгород, ул. Проектная, 4 . 5Формула изобретения Аналоговое запоминающее устройство, содержашее первый и второй накопите.ьные элементы, например первый и второй конденсато. ры, первые обкладки которых соединены соответственно через первый и второй пассивные элементы с выходами первого и второго ключей, первые входы которых соединены с шиной управления, второй вход первого ключа соединен с выходом неинвертирующего усилителя, вход которого является входом устройства, вторые обкладки конденсаторов подключены к шине нулевого потенциала, дифференциальный усилитель, выход которого является выходом устройства, о т л и ч а ю ш е ес я тем, что, с целью повышения быстродей 5 4ствия устройства, в него введены инвертиру ющий усилитель, первый и второй буферные усилители, входы которых соединены соответственно с первыми обкладками первого и второго конденсаторов, выходы буферных усили. телей подключены ко входам дифференциального усилителя, вход инвертирующего усили. теля соединен со входом неинвертирующего усилителя, а выход инвертирующего усилите. ля соединен со вторым входом второго ключа. Источники информации,принятые во внимание при экспертизе 1. ЗсЬпЫ Н "Еестгопс Апаоц/Ойта гэ Сопчегяоп", йечч-доФ, 1970. 2. Авторское свидетельство СССР Я 531195,кл. 6 11 С 27/ОО, 1974 (прототип). с

Смотреть

Заявка

2908542, 10.04.1980

ИНСТИТУТ ОКЕАНОЛОГИИ ИМ. П. П. ШИРШОВА АН СССР

ГРОМЕНКО ДМИТРИЙ ЛЬВОВИЧ

МПК / Метки

МПК: G11C 27/00

Метки: аналоговое, запоминающее

Опубликовано: 30.12.1981

Код ссылки

<a href="https://patents.su/3-894795-analogovoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Аналоговое запоминающее устройство</a>

Похожие патенты