Аналоговое запоминающее устройство

(22) Заявлено 28. 03. 80 (21) 2914846/18-24 (5) М Кд с присоединением заявки РЙ С 11 С 27/00 Гооударетееиный комитет СССР до делам изобретений и открвтий(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к гибридной вычислительной технике и предназначено для сопряжения цифровых устройств с аналоговымиИзвестно устройство, которое содержит буферный регистр, цифро-аналоговый преобразователь и усилитель в каждом канале И .Однако при большом количестве каналов устройство становится громоздко ким.Наиболее близким из известных по технической сущности является аналоговое запоминающее устройство, которое содержит накопительный регистр,5 цифро-аналоговый преобразователь, схему управления коммутаторами, усилитель, аналоговые запоминающие устройства, включающие в себя цепи Фиксации, модуляторы, возбудители, коммутаторы аналоговых запоминающих устройств и обратных связей (выполнены на герконах), источник эталонного напряжения 121. 2Однако такое устройство не позволяет хранить аналоговые сигналы в течение длительного времени без потери точности из-за разряда конденсаторов в аналоговых запоминающих устройствах. Недостатком устройства является также применение сложных в управлении герконов.Цель изобретения - увеличение времени хранения и повышение точности устройств.Поставленная цель достигаьтся тем, что в аналоговое запоминающее устройство, содержащее блоки аналоговой памяти, входы которых соединены с выходами первого коммутатора, цифро-аналоговый преобразователь, выход которого подключен к первому входу усилителя, второй коммутатор, первая группа входов которого соединена с выходами блоков аналоговой памяти и с выходами устройства, второй вход усилителя соединен с выходом второго коммутатора, выход усилителя50 55 соединен с первым входом первого коммутатора, группа вторых входов которого подключена ко второй группе входов второго коммутатора и к выходампервого дешифратора, блок управленияи шину разрешения записи и считывания, содержит генератор импульсов,счетчик, второй и третий дешифраторы, третий коммутатор и блок цифровой оперативной памяти, выход которого соединен со входом цифро-аналогового преобразователя, первый входблока цифровой оперативной памятиподключен к первому выходу блока управления, второй выход которого соединен с первым входом первого дешифратора, второй вход первого дешифратора соединен с выходом счетчика исо входом второго дешифратора, выходкоторого подключен к первому входутретьего коммутатора, второй входтретьего коммутатора соединен с выходом третьего дешифратора, вход которого соединен с первым входом устройства, третий выход блока управлениясоединен с третьим входом третьегокоммутатора, выход которого соединенсо вторым входом блока цифровой оперативной памяти, третий вход которого соединен со вторым входом устройства, вход блока управления соединенс шиной разрешения записи и считывания, вход счетчика соединен с выходомгенератора импульсов.На чертеже изображена функциональЗ 5ная схема предложенного устройства.Устройство содержит генератор 1импульсов, счетчик 2, дешифраторы 3-5,блок 6 цифровой оперативной памяти,блок 7 управления, коммутаторы 8-10,цифро-аналоговый преобразователь 11,0усилитель 12, блоки 13 аналоговой памяти, входы 11 и 15 устройства, шину 16разрешения записи и считывания ивыходы 17 устройства.Устройство работает в режимах записи и считывания, которые определяются соответствующими командами по входу 16.По команде "Запись" по шине 16блок 7 через дешифратор 5 закрывает все каналы коммутаторов 8 и 9,переводит блок 6 памяти в режим записи и подключает к нему через коммутатор 10 дешифратор 1, Поступающиепо входу 15 сигналы в двоичном кодезаписываются в блок 6 памяти поадресам, выбираемым ЦВИ с помощьюдешифратора 4,По команде Считывание" по шине 16,подаваемой после каждого цикла записидвоичных сигналов, блок 7 управления переводит блок 6 памяти в режимсчитывания и подключает к нему черезкоммутатор 10 дешифратор 3. На выходедешифратора 3 периодически появляются коды всех адресов блока 6 оперативной памяти, число которых равночислу состояний счетчика 2, подключенного своими выходами к входамдешифратора 3 и дешифратора 5, атакже равно числу блоков 13 аналоговой памяти, определяющем число каналов всего устройства и составляет 2где и - число разрядов счетчика 2.Частота появления кода каждого адреса и выбора соответствующего ему блока 13 равна Г=Г/2 , где Г - частоталгенератора 1.Записанные по выбранным адресам вбпок 6 памяти двоичные сигналы поступают на вход преобразователя 11,преобразуются в аналоговую форму иподаются на первый вход усилителя 12.В такт с поступлением двоичных сигналов на вход преобразователя 11 дешифратор 5 подключает через коммутатор 8 выход усилителя 12 к выбранному блоку 13, а через коммутатор 9замыкает обратную связь с выхода выбранного блока 13 на второй вход усилителя 12, Время записи каждого аналогового сигнала в блок 13 аналоговойпамяти равно периоду генератора 1,Изобретение позволяет хранить аналоговые сигналы практически неограниченное время с точностью, определяемое преобразователем, используя едля компенсации накопленной погрешности периодическую коррекцию выходныхсигналов с помощью хранящихся в оперативном запоминающем устройстве их цифровых эквивалентов,Формула изобретенияАналоговое запоминающее устройство, содержащее блоки аналоговой памяти, входы которых соединены с выходами первого коммутатора, цифро-аналоговый перобразователь, выход которого подключен к первому входу усилителя, второй коммутатор, первая группа входов которого соединена с выходами блоков аналоговой памяти и с выходами устройства, второй вход усилителя соединен с выходом второго883974 Составитель А.ВоронинРедактор Н.Пушненкова Техред И.Нинц Корректор Н.Швыдкая Заказ 10240/77 Тираж 648 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 коммутатора, выход усилителя соединен с первым входом первого коммутато ра, группа вторых входов которого подключена ко второй группе входов второго коммутатора и к выходам первого дешифратора, блок управления и шину разрешения записи и считывания, о т л ич а ю щ е е с я тем, что, с цельюувеличения времени хранения и повышения точности устройства, оно содержит генератор импульсов, счетчик,второй и третий дешифраторы, третийкоммутатор и блок цифровой оперативной памяти, выход которого соединен со входом цифро-аналогового преобразователя, первый вход блока цифровой оперативной памяти подключенк первому выходу блока управления,второй выход которого соединен спервым входом первого дешифратора, 20второй вход первого дешифратора соединен с выходом счетчика и со входом второго дешифратора, выход которого подключен к первому входу третьего коммутатора, второй вход третьего коммутатора соединен с выходом третьего дешифратора, вход которого соединен с первым входом устройства, третий выход блока управления соединен с третьим входом третьего коммутатора, выход которого соединен со вторым входом блока цифровой оперативной памяти, третий вход которого соединен со вторым входом устройства, вход блока управления соединен с шиной разрешения записи и считывания, вход счетчика соединен с выходом генерато-. ра импульсов.Источники информации принятые во внимание при экспертизе1. Тренер. Техническое описание БУДТ, НИИЗИР, Н 91632108.01.742. Патент США й 370 1978, кл. 340-173, 1972 прототип) .