Буферное запоминающее устройство

ОП ИСАИИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалистичесиикРеспублик и 888202.по делан изобретений н открытпя( 54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к техникепостроения буферных запоминающихустройств (БЗУ) и может найти применение в аппаратуре передачи данных,используемой в системе автоматичесг 5кой телеграфнои связи.Известно буферное запоминающееустройство 1 1, содержащее накопители, число которых равно числу источников сообщений (абонентских линий),опереключающие уст ройст ва опроса на копителей, информационные шины, шиныопроса и записи,Информация от источников сообщений предварительно накапливается15в накопителях, а затем путем. поочередного опроса накопителей выводитсяна вход передатчика, Недостатком такого устройства является неэффективное использование суммарной емкостинакопителей, каждый из которых предназначен для хранения информации только одного какого-либо источника со- .общений,Наиболее близким по технической сущности к изобретению является буферное запоминающее устройство 23, содержащее основной накопитель, промежуточные накопители, первую и вторую группу элементов И,третью группу элементов И, шифратор, дешифратор, анализаторы заполнения, элемент ИЛИ-НЕ, входные шины, шины записи, шину опро" са, шины считывания информации из промежуточных накопителей, выходную шину.В известном устройстве информация, от источников записывается в общий для всех основной накопитель, при этом принадлежность информации к тому, или иному источнику шифруется и в виде дополнительного кода записывается в контрольные разряды основного накопителя, Перед выводом информа" ции на выходную шину устройства она считывается в промежуточные накопители, каждый из которых предназначен дпя хранения информации только од8882 20 ного вполне определенного источника, Промежуточные накопители имеют небольшую емкость, соответствующую числу символов, составляющих выбранную для данного устройства стандартную группу, подлежащую передаче. Преимуществами этого устройства являются эффективное использование емкости накопителя, упрощение устройства и повышение его надежности. 10Недостатком известного устройства является то, что при заполнении одного из промежуточных накопителей прекращается опрос основного накопителя, что снижает скорость вывода информа ции из основного накопителя и в конечном итоге задерживает доставку информации получателю.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопитель, информационные входы которого подключены к выходам элементов И первой группы, 25 первый контрольный вход - к выходам, шифратора, адресные входы - к выходам адресного блока, а управляющий вход накопителя подключен к выходу первого элемента И, информационные выходы накопителя подключены к первым входам элементов И второй группы, а первый контрольный выход накопителя подключен к входу дешифратора, выходы которого подключены к35 вторым входам соответствующих элементов И второй группы, группу дополнительных накопителей, входы каждого из которых подключены к выходам соответствующих. элементов И второй груп.40 пы, управляющий выход к входу соответствующего формирователя сигнала переполнения, а выходы группы дополнителыЬх накопителей являются информационными выходами устройства, до 45 полнительно введены элементы И третьей группы, первые входы каждого из которых подключены к выходу соответствующего формирователя сигнала переполнения, а вторые .входы - к соответствующим выходам дешифратора, группу элементов НЕ, входы каждого из которых подлючены к выходу соответствующего формирователя сигнала переполнения, а выход - к третьим входам соответствующих элементов И второй группы, элемент ИЛИ, входы которого подключены к выходам элементов И третьей группы, а выход - к второму конт 02 4рольному входу накопителя, элементравнозначности, первый вход которогоподключен к втооомч контрольному выходу накопителя,а выход их - к четвертым,входам элементов И второй группы,дополнительный накопитель, информационные выходы которого подключенык входам адресного блока, элементы Ичетвертой группы, первые входы которых подключены к выходам адресногоблока, вторые входы - к выходу элемента ИЛИ, элемент НЕ, вход которогоподключен к управляющему выходу дополнительного накопителя, а выход -к третьим входам элементов И четвертой группы, формирователь конца адреса, входы которого подключены к выходам адресного блока, а выходк второму входу дополнительного накопителя, и триггер, вход которого подключен к выходу формирователя концаадреса, а выход - к второму входуэлемента равнозначности.На чертеже представлена схемапредлагаемого устройства.Устройство содержит накопитель 1,группу дополнительных накопителей 2,элементы И первой группы 3, элементыИ второй группы 4, элемент И 5, шифра.тор б дешифратор 7 формирователь 8сигнала переполнения, элемент И-НЕ 9,входные шины 10, на которые поступает информация от источников сообщений,шины 11 разрешения записи, шины 12опроса накопителя, шигы 13, на которые поступают сигналы разрешениясчитывания из промежуточных накопителей, выходные шины 14, на которыепоступает информация из группы дополнительных накопителей, адресногоблока 15, который в соответствиис поступлением на его счетный входтактовых сигналов формирует код адреса, поступающий на адресные входынакопителя 1,В состав устройства входят элементы И третьей 16 и четвертой 17 групп,группа элементов НЕ 18, элемент НЕ 19,элемент НЕ 20, формирователь 21 конца адреса, дополнительный накопитель 22, гйиггер 23.и элемент 24 равнозначности.Работает предлагаемое устройствоследующим образом,Информация от источников сообщения.например телеграфных аппаратов, поступает на шины 10 и далее по сигналам разрешения записи, поступающимпоочередно на шины 11, записываетсяв накопитель 1. При этом в контрольные разряды накопителя 1 с выхода шифратора записывается двоичный код по тому же адресу, по которому записывается информация от источника. Таким образом, в накопителе 1 содержится информация, поступающая от источника с отметками о принадлежнос. ти этой информации тому или иному .,сточнику.При считывании информации из накопителя 1 двоичный код, содержащий в контрольных разрядах по опрашиваемому адресу, поступает на входы дешифратора 7 и преобразуется в позиционный код, который обеспечивает выбор элемента И второй группы 4. При этом обеспечивается проходжение считанной из накопителя 1 информации в накопители 2. Накопители 2 последовательно опрашиваются сигналами разрешения считывания, поступающими поочередно на шины 13. При наличии в промежуточном накопителе информации производится ее вывод на шину 14. Заполнение промежуточных накопителей контролируется формирователями 8, выходы которых подключены к входам элемента И - НЕ 9. При заполнении накопителей 2 на выходе элемента И-НЕ 9 формируется сигнал, запрещающий поступление сигналов опроса с шины 12 на вход опроса основного накопителя через элемент И 5.При заполнении одного или нескольких дополнительных накопителей 2, но не всех, опрос основного накопителя продолжается, При этом сигнал о заполнении с выхода блока 8, связанного с заполненным накопителем 2 пос-, тупает через элемент НЕ 18 на один из входов второй группы элемента И второй группы 4 и запрещает поступле. ние считанной из накопителя 1 информации на вход заполненного прсмежуточного накопителя.Сигнал о заполнении накопителя 2 . с выхода формирователя 8 поступает с задержкой на такт опроса накопителя 1, в результате чего этот сигнал поступает на вход элемента И 1 б в следующий за тактом заполнения такт обращения к данному накопителю 2, при котором поступающая на его вход информация из накопителя 1 не записывается. Сигнал о заполнении с выхода элемента И 16 через элемент. ИЛИ 20 поступает на один из вхо. дов элементов И 17 четвертой группыРабота предлагаемого устройства рассмотрена при условии, что опрос ячеек памяти накопителя 1 осуществляется без разрушения содержащейся в ней информации. Такие накопители в настоящее время в связи с развитием интегральной полупроводниковой 0 1 10 15 30 35 4 о 45 5 О и на дополнительный контрольный входнакопителя 1.Если накопитель 22 свободен, навход элементов И 17 поступает сигнал,разрешающий запись кода адреса сблока 15 в накопитель 22. Таким образом, в накопителе 22 будет содержаться код адреса ячейки накопителя 1, информация из которой не быласчитана в накопитель 2 ввиду его заполнения, При записи кода адреса внакопитель 22 на вход элементов И 17через элемент Нб 19 подается сигнал,запрещающий запись в накопитель 22.Сигнал о заполнении осуществляетзапись "1" в дополнительный контрольный разряд накопителя 1 по адресуячейки, в которой содержится информация, несчитанная в накопитель 2,При завершении цикла опроса ячеекпамяти накопителя 1 формирователь 2 1формирует сигнал, который обеспечивает опрос накопителя 22, запись содержащ .гося в нем кода блока 15 иустановку триггера 23 в единичноесостояние, в результате этого последующий опрос накопителя 1 начинаетсяне с начального адреса, а с адресатой ячейки информация которой не бы/ла принята промежуточным накопителем 2 в предшествующем цикле, Благодаря этому сокращается время выводаинформации из накопителя 1 на выходустройства.При повторном опросе накопителя 1на вход накопителей 2 проходит толь"ко информация, содержащаяся,в ячейках памяти, в дополнительный контрольный разряд которых записана "1".Это обеспечивается тем, что на четвертые входы элементов И 4 с выходаэлемента 24 поступает сигнал разрешения, поскольку с выхода дополнительного контрольногоразряда накопителя 1 и выхода триггера 23 на обавхода ее поступает "1",После опроса накопитель 22 осво-бождается, в результате чего навход элементов И 17 через элемент НЕ 19 поступает сигнал, разрешающий запись в накопитель 22, 88820220 40 Формула изобретения Буферное запоминающее устройство, содержащее накопитель, информационные входы которого подключены к выходам элементов И первой группы, первый контрольный вход - к выходам шиф.- ратора, адресные входы - к выходам адресного блока, а управляющий вход накопителя подключен к выходу первого элемента И, информационные выходы накопителя подключены к первым входам элементов И второй группы, а первый контрольный выход накопителя подклю".55 чен к входу дешифратора, выходы кототехнологии получили наибольшее распространение.При использовании в предлагаемом устройстве накопителя, в которомопрос ячеек памяти разрушает содержащуюся в них информацию, например накопитель на ферритовых элементах памяти, при заполнении промежуточного накопителя 2 считанная из накопителя 1 информация, вновь перезаписы вается по опрошенному адресу по цепи регенерации, которая в таких накопителях имеется (на чертеже не показана).Преимущество предлагаемого уст ройства по сравнению с известными заключается в повышении скорости вывода информации из основного накопителя и доставки ее потребителю. В известных. устройствах вывод информации прекращается, как только один из промежуточных накопителей заполнен. В предлагаемом устройстве опрос основного накопителя в таких случаях продолжается. При этом информация, 2 Б относящаяся. к незанятым промежуточным накопителям, считывается из основного накопителя и затем послегруппирования выводится на выход устройства. Информация, относящаяся к занятому промежуточному накопителю, сохраняется в основном накопителе, а увеличение скорости ее вывода достигается тем, что после завершения цикла опроса основного накопителя повторный опрос его осуществляется с адреса ячейки, информация которой не была принята занятым промежуточным накопителем. рого подключены к вторым входам соответствующих элементов И второй группы, группу дополнительных накопителей,входы которых подключены к выходамсоответствующих элементов И второйгруппы, управляющий выход к входу соответствующего формирователя сигналапереполнения, а выходы дополнительных накопителей группы являются информационными выходами устройства,о т л и ч а ю щ е е с я тем, цто,с целью повышения быстродействия,оносодержит третью группу элементов И,первые входы которых подключены квыходу соответствующего формирователя сигнала переполнения, а вторыевходы - к соответствующим выходам дешифратора, группу элементов НЕ, входыкоторых подключены к выходу соответствующего формирователя сигнала переполнения, а выход - к третьим входам соответствующих элементов И второй группы, элемент ИЛИ, входы которого подключены к выходам элементов И третьейгруппы, а выход - к второму контрольному входу накопителя, элемент разноэнацности, первый вход которого подключен к второму контрольному выходунакопителя, а выход - к четвертым входам элементов И второй группы, дополнительный накопитель, информационныевыходы которого подключены к входамадресного блока, четвертую группуэлементов И, первые входы которыхподключены к выходам адресного блока,вторые входы - к выходу элемента ИЛИ,элемент НЕ, вход которого подключенк управляющему выходу дополнительного накопителя, а выход - к третьимвходам элементов И четвертой группы,формирователь конца адреса, входы которого подключены к выходам адресногоблока, а выход - к второму входу дополнительного накопителя, и триггер,вход которого подключен к выходу формирователя конца адреса, а выходк второму входу элемента равнозначностиИсточники информации,принятые во внимание при экспертизе 1, Патент фРГ й 1268652 кл. С 11 С 9/00 1969,2. Авторское свидетельство СССР по заявке Ю 2526171/18-2 Й,кл. С 11 С 9/00, 31,03,78 (прототип).