Запоминающее устройство с самоконтролем

) Заявитель 54) ЗАПОМИНАЩЕЕ УСТРОЙСТВО С САИОКОНТРОЛЕИ 2 вычислиь примеом их устройство ржащее нагруппы дреса, троля, блок о управлеНедостатком известного устройства является его узкие функциональные возможности, заключающиеся в том,15 что в резервных ячейках не должно быть отказавших разрядов. Это накладывает существенные ограничения на организацию обращения к запоми" нающему устройству, так как ячейки с отказавшими разрядами не могут быть использованы в качестве резервных. и, в конечном счете, снижают надежность устройства. Изобретение относитсятельной технике и можетнено для изготовления заустройств.Известно запоминающеес самоконтролем 11, содкопитель, регистры числаэлементов ИЛИ, регистрысчетчик адресов, блок коуправления и блок местно Наиболее близким решением по тех" нической сущности к изобретению является запоминающее устройство с самоконтролем 2, содержащее нако" питель, регистры числа, группу элементов ИЛИ, регистры адреса, счетчик адреса, блок контроля, коммутаторы, счетчик разрядов, блок управления, блок местного управления и регистр резервных ячеек.Недостатком известного устройства является его невысокая надежность. В случае появления хотя бы одного сбоя при обращении к устройству нарушается последовательность исполь" зования разрядов резервных ячеек, что приводит к неправильному формированию данных целого массива. Покажем это на примере. Предположим, что при записи данных в и-ю рабочую ячейку потребовалось разрядами резервной ячейки подменить три отка" завших разряда, в (и +.1)-ю - 1 разряд, в (и + 2)-ю - 2 разряда и т.п.8214 3 88 Тогда разряды резервной ячейки будут задействованы следующим образом: ЯчейкиВ режиме считывания количество отказавших разрядов рабочей ячейки контролируется и результаты контроля используются при обращении к резерв" ной ячейке для подмены отказавших разрядов,Допустим, что при контроле количества отказавших разрядов и-й рабочей ячейки произошел сбой и по результатам контроля оказалось, что в ней не три отказавших разряда, а четыре.Тогда подмена отказавшихся разря" дое для и-й и всех последующих рабочих ячеек этого массива будет осуществляться ошибочно: 5 0 20 25 ЗО 35 40 45 50 55,Записев-- -ф-1 р 0 р ър 4.р 5 р ьр трЧтение - - -.Дналогично можно показать существенное влияние сбоев на работоспособность устройства и в режиме записи, и при контроле резервных ячеек.Цель изобретения заключается в повышении надежности устройства.1 оставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопитель, адресные входы которого подключены к выходам элементов ИЛИ первой группы, информационные входы - к выходам эле" ментов ИЛИ второй группы, а выходы к первым входам первого, второго, третьего и четвертого регистров чисел, блок контроля, первые и вторые входы которого подключены соответственно к первым выходам второго регистра числа и к выходам третьего регистра числа, первые выходы блока контроля подключены к первым входам первого и второго коммутаторов, вторые входы которых подключены к первым выходам регистра резервных ячеек, счетчик разрядов, .первый вход которого подключен к второму выходу регистра резервных ячеек, а первый выход - к третьим входам первого и второго коммутаторов, второй выход счетчика разрядов подключен к перному входу блока управления, первый и второй выходы которого подключены к четвертым входам соответственно первого и второго коммутаторов, выходы первого и второго коммутаторов 4подключены соответственно к второму входу четвертого регистра числа и к второму входу первого регистра, выходы которого подключены к первым входам элементов ИЛИ второй группы, вторые и третьи входы элементов ИЛИ второй группы подключены соответственно к вторым выходам втрого регистра числа и к первым выходам четвертого регистра числа, вторые выходы которого подключены к пятым входам второго коммутатора, счетчик адреса, вход которого подключен к третьему выходу блока управления, а выходы - к входам второго регистра адреса, выходы второго регистра адреса подключены к первым входам элементов ИЛИ первой группы, вторые вхо" ды которых подключены к выходу первого регистра адреса, вторые входы второго и третьего регистров числа подключены к соответствующим выходам блока управления, дополнительно введены элементы И первой и второй групп и блок анализа сбоев, первый вход которого подключен к второму выходу блока контроля, второй вход - к четвертому выходу блока управления, а выход блока анализа сбоев подключен к первым входам элементов И первой и второй групп, первые входы которых подключены соответственно к третьим и к четвертым выходам блока контроля, выходы элементов И первой и второй групп подключены соответственно к входам регистра резервных ячеек и к входам счетчика разрядов. Блок ана" лиза сбоев содержит третий коммутатор, элементы И третьей и четвертой групп, первые входы которых подключены к выходам третьего коммутатора, входы которого являются входами блока анализа сбоев, триггер, первый и второй выходы которого подключены к вторым входам элементов И соответственно первой и второй групп первый и второй регистры сбоев, входы ко" торых подключены к выходам элементов И соответственно первой и второй групп, схему сравнения, первый и второй входы которой подключены к выходам соответственно первого и второго регистров сбоен, и счетчик циклов, вход которого подключен к выходу схемы сравнения, выход счетчика циклов является выходом блока анализа сбоев.На чертеже представлена структурная схема предлагаемого устройства.88214 бсбой) . Через коммутатор 24, группуэлементов И 26 (так как триггер 25 в "0") в разряды регистра 28, соответ-ствующие отказавшим разрядам, записыу ваются "1",в триггер 25 по сигналу 32с блока 14 переводится в "1" состояние. Далее осуществляется повторныйконтроль исправности резервной ячейки, т.е. производится чтение содержи 4 мого резервной ячейки на регистр 10,затем осуществляется запись-считывание обратного кода этой ячейки нарегистр 11. Содержимое регистров 10и 11 подается на блок 14, и в разряи ды регистра 29 (так как триггер 25 в "1"), соответствующие отказав"шим разрядам, записываются "1",триггер 25 устанавливается сигна"лом 32 с блока 14 в "0". Содержимоещ регистров 28 и 29 поступает на схему 30, при совпадении к содержимомусчетчику 31 прибавляется "Р, еслипереполнения счетчика нет, то данныйпроцесс повторяется. В счетчик 31предварительно записывается обратныйкод количества необходимых повторений, которое определяется койкретнов каждом случае в зависимости отпредъявляемых требований к быстродействию устройства.При переполнении счетчика 31блок 14 вырабатывает сигнал КК(Конец контроля) и через группыэлементов И 21 и 22 в соответствующиеразряды регистра 20 записываются "1",в счетчик 17 записывается количествофотказавших разрядов, а в маркерныйразряд резервной ячейки накопителя"записывается "1". б 8Устройство содержит накопитель 1, имеющий адресные входы Г, первую группу элементов ИЛИ 3, первый регистр 4 адреса, имеющий вход 5, второй регистр 6 адреса, счетчик 7 адресов, выходы 8 накопителя 1, к которым подключены одни иэ входов первого регистра 9 числа, второго регистра 1 О числа, третьего регистра 11 числа 5 и один иэ входов четвертого регистра 12 числа, вторую группу элементов ИЛИ 13, блок 14 контроля, первый 14 и второй 16 коммутаторы, счетчик 17 разрядов блок 18 управления, блок 19 местного управления, регистр 20 резервных ячеек, первую 21 и вторую 22 группы элемен-, тов И и блок 23 анализа сбоев, Блок 23 состоит из третьего коммутатора 24, триггера 25, третьей 26 и четвертой 27 групп элементов И, первого 28 и второго 29 регистров сбоев, схемы 30 сравнения и счетчика 31 циклов.Устройство работает следующим образом.8 исходном состоянии счетчик 17 обнулен, триггер 25 - в "0" состоянии. Для каждого линейного участка программы или для массива чисел, которые будут записываться или считываться последовательно, выделяются резервные ячейки накопителя 1. В счетчик 7 при этом записывается адрес первой резервной ячейки, а на вход 5 регистра 4 поступает адрес первой ячей ки записываемого или считываемого массива чисел. При записи информации сначала осуществляется контроль исправности разрядов резервной ячейки. Адрес резерв-. ной ячейки иэ счетчика 7 передается через регистр 6 на входы 2 накопите" ля 1. Производится чтение содержимого резервной ячейки на регистр 10, затем осуществляется запись - считывание обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 остаются в "0" состоянии, При наличии отказавших разрядов блок 14 вырабатывает сигнал НК (На.чало контроля), подготавливая к работе блок анализа сбоев, для проведения проверки характера отказов неисправных разрядов (устойчивый отказ или неустойчивый отказ, т.е. 4 Таким образом, на этапе контролянеисправности разрядов резервныхячеек возникающие сбои не оказываютвлияния на правильность определениянеисправных разрядов. Далее осуществялется запись массива чисел, Первоечисло поступает в регистр 9, и содержимое регистра 4 через элементы ИЛИ 3 подается на вход накопителя 1Обратный код иэ регистра 9 через элементы ИЛИ 13 записывается в рабочуюячейку накопителя 1, затем содержимоеячейки считывается на регистр 11, иосуществляется запись-считываниепрямого кода числа на регистр 1 О. Ф .Если блок 14 не обнаружил в рабочейячейке отказавшие разряды, то в регистр 4 поступает следующий адрес ианалогично производится запись второго числа. Если же в ячейке есть отка, 888214 8 завшие разряды, то блок 14 запускаетблок 23 и начинается определениеотказавших разрядов рабочей ячейки(аналогично тому, как это делалосьдля резервной ячейки), Естественно,что при этом возможные сбои не будут .оказывать влияния на правильностьопределения отказавших разрядов. Затемблок 14 счетчик 17 и регистр 20 выдают на коммутатор 15 сигналы, по которым из регистра 9 в младшие разряды регистра 12 передаются разрядычисла, соответствующие отказавшимразрядам рабочей ячейки, причем вразряды регистра 12, соответствующие ."1" регистра 20 (т.е. отказавшим разрядам резервной ячейки)записьне производится,они пропускаются ине используются. Затем с блока 14в счетчик 17 через элементы И 22 записйвается код, соответствующий количеству отказавших разрядов ячейки, Из блока 18 в блок 19 поступаетсигнал, по которому в маркерный разряд рабочей ячейки накопителя 1 через регистр 10 записывается "1".Аналогично производится запись числа во вторую рабочую ячейку, имеющуюотказавшие разряды. Только соответствуоцие отказавшим разряды регистра 9записываются в следующие младшие незанятые разряды регистра 12 (с пропуском разрядов, соответствующихотказавшим разрядам резервной ячейки)После того, как все разряды регистра 12 будут заполнены, счетчик разрядов выдает сигнал заполнения вблок 18. Адрес резервной ячейки изсчетчика 7 поступает на регистр 6и через элементы ИЛИ 3 на вход 2 накопителя 1. Содержимое регитра 12через элементы ИЛИ 13 записываетсяв первую резервную ячейку массивачисел. После этого по сигналу изблока 18 в счетчике.7 формируетсяадрес следующей резервной яцейки,и весь процесс повторяется. 36 23 М а 33 49 4 Э Зф ка 18 счетчиком 7 формируется адресследующей резервной ячейки. Содержимое резервной ячейки считывается нарегистр 12 и аналогично продолжаетсясчитывание массива чисел с подменой Я .отказавших разрядов,Чтение информации произ водится следующим образом. В регистр 4 подается адрес первой ячейки считывавмого массива чисел, а в счетчик 7 записывается адрес первой резервной ячейки массива чисел. Счетчик 17 при этом находится в нулевом состоянииПо сигналу из блока 18 производится передача содержимого счетчика 7 через регистр 6 и элементы ИЛИ 3 на вход накопителя 1Производится чтение числа из резервной ячейки на регистры 12 и 10. Еслй в маркерном раз-ряде резервной ячейки код "1", то осуществляется запись-чтение обратного кода на регистр 11. Содержимоерегистров 10 и 11 подается на блок 14,По сигналу блока 14 блок 23 уже рассмотренным порядком обеспечиваетправильное определение отказавшихразрядов резервной ячейки независимоот появления сбоев. По сигналу КК отблока 23 через группы элементов И 21 и 22 записываются "1" в разряды регистра 20, соответствующие отказавшимразрядам резервной ячейки, а в счетчик 17 записывается количество этих разрядов. Если в маркерном разряде код "0", то счетчик 17 и разряды регистра 20 остаются в "0" состоянии.Затем из регистра 6 поступает адрес первой рабочей ячейки считываемого массива числа и производится чтение на регистры 9 и 10 . Если в маркерном разряде код "0", то, следовательно, в ячейке не было отказавших разрядов и число из регистра 9 поступает на выход.н 1 нЕсли же в маркерном разряде код то производится запись-чтение обратного кода числа на регистр 11. Содержимое регистров 1 О и 11 подается на блок 14, вновь запускается блок 23 сигналом НК и в известном уже порядке формируется сигнал КК. По сигналам блока 14 при наличии сигнала КК регистр 20, счетчик 17 через коммутатор 16 обеспечивает передацу необходимых младших разрядов регистра 12 в регистр 9, причем разряды регистра 12, соответствующие взведенным разрядам регистра 20, пропускаются. Отказавшие разряды рабочей яцейки, таким образом, подменяются разрядами резервной ячейки. Число из регистра 9 поступает на выход В счетчик 17 записывается код, соответствующий количеству использованных разрядов регистра 12. Если все разряды регистра 12 будут использованы, на цто указывает соответствующее состояние счетчика 17, то по сигналу из блоВ изобретении необходимым количеством повторений чтения-записи данных в ячейку накопителя исклю9, 88821 чается воздействие сбоев на правильностъ,размещения: 4 анйых в рабочей и резервной, ячейках, и повышается на" дежность устройства.Формула изобретения1. Запоминающее устройство с самоконтролем, содержащее накопитель, адресные входы которого подключены к выходам элементов ИЛИ первой группы, информационные входы - к выходам элементов ИЛИ второй группы, а выходы - к первым входам первого, второ о, третьего и четвертого регистров чисел, блок контроля, первые и вторые входы которого подключены соответственно к первым выходам второго регистра числа, первые выходы блока конт-роля подключены к первым входам первого и второго коммутаторов, вторыевходы. которых подключены к первымвыходам регистра резервных ячеек,счетчик разрядов, первый вход которого подключен к второму выходу регист.- ра резервных ячеек, а первый выходк третьим входам первого и второгокоммутаторов, второй выход счетчика разрядов подключен к первому входу блока управления, первый и второй выходы которого подключены к четвертым входам соответственно первого и второго коммутаторов, выходы пер/вого и второго коммутаторов подключены соответственно к второму входу четвертого регистра числа и к второму входу первого регистра, выходы которого подключены к первым. входам элементов ИЛИ второй группы, вторые и третьи входы элементов ИЛИ второй 4 В группы подключены соответственно к вторым выходам второго регистра числа и к первым выходам четвертого регистра числа, вторые выходы которого . подключены к пятым входам второгоЭ коммутатора, счетчик адреса, вход которого подключен к третьему выходу блока управления, а выходы - к входам второго регистра адреса, выходы второго регистра адреса подключены к Ы первым входам элементов ИЛИ первой 4 Огруппы, вторые входы которых подключены к выходу первого регистра адреса, вторые входы второго и третьегорегистров числа подключены к соответ-.ствующим выходам блока управления,о т л и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, в него введены элементы И первой и второй групп и блок анализасЬоев, первый вход которого подл.ючен к второму выходу блока контроля,второй вход - к четвертому выходублока управления, а выход блока анализа сбоев подключен к первым входам элементов И первой и второй групп,первые входы которых подключены соответственно к третьим и к четвертымвыходам блока контроля, выходы элементов И первой и второй групп подключены соответственно к входам регистра резервных ячеек и к входамсчетчика разрядов.2. Устройство по и, 1, о т л и ч аю щ е е с я тем, что блок анализасбоев содержит третий коммутатор,элементы И третьей и четвертой групп,первые входы которых подключены квыходам третьего коммутатора, входыкоторого являются входами блока ана"лиза сбоев, триггер, первый и второйвыходы которого подключены к вторымвходам элементов И соответственнопервой и второй групп, первый и второй регистры сбоев, входы которыхподключены к выходам элементов Исоответственно первой и второй групп,схему сравнения, первый и второйвходы которой подключены к выходамсоответственно первого и второго регистров сбоев, и счетчик циклов, входкоторого подключен к выходу схемысравнения, выход счетчика циклов является выходом блока анализа сЬоев.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке У 2631178/18-24,кл, С 11 С 29/00, 1978. 2, Авторское свидетельство СССРпо заявке 8 2846445/18-24,кл. С 11 С 29/00, 1979 (прототип)., филиал ППП "Патент", г. Ужгород, ул.Проектная Тираж Государственного делам изобретенийМосква, Я-Я, Ра митета ССС открытий скся наб.,