Запоминающее устройство

Союз СоветскикСоциалистическиеРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 942159(51) М. Кл.6 11 С 29/00 б 11 С 11/00 3 Ъаударстюнмй комнтет СССР ва делам нзебретеннй н втермтнй(54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано, в частности, в микропрограммных устройствах управления.Известно, запоминающее устройство,5 содержащее накопитель, группу многовходовых схем ИЛИ, кольцевые пересчетные схемы, линию задержки и схемы И 11.Недостатком указанного устройства является низкая надежность.Наиболее близким к предлагаемому по технической сущности является запоми нающее устройство, которое содержит накопитель, предназначенный для хранения двоичных слов, условно разбитых на три зоны, дешифратор коммутации, блоки элементов И, формирователь адресов, а также коммутаторы адресов и ошибок, обеспечивающие обход неисправных ячеек с дефектами запоминающих элементов пер вой зоны 1 21.Недостатком известного устройства является низкая надежность, а именно невозможность обхода неисправных ячеек,содержащих дефекты взапоминающих элементах второй зоны.Цель изобретения - повышение надежности запоминающего устройства.Поставленная цель достигается тем, что в запоминающее устройство, содерьжащее накопитель, входы которого подключены к выходам формирователя адресных сигналов, коммутатор адресов выходы которого. подключены к входам формирователя адресных сигналов, однК входы коммутатора адресов являются входами устройства, блоки элементов И, к первым входам которых подключены выходы первой группы накопителя, вторые входы блоков элементов И подключены к соответствующим выходам первого дешифратора, первый коммутатор, информационные входы которого подключены к выходам первсй группы накопителя, управляющие входы - к выходам первого дешифратора, а выходы первого коммутатора подключены к другим входам коммутатора адресов, дополнительно введе 3 9421 ны второй коммутатор, информационные входы которого подключены к выходам первой и второй групп накопителя, выходы -к входам первого дешифратора, второй дешифратор, входы которого подключены к выходам третьей группы.накопителя, а выходы - к управляющим. входам второго коммутатора, третьи входы блоков элементов И подключены к соответствующему выходу второго де О шифратора и к управляющему входу коммутатора адресов.На чертеже представлена схема устройства.Запоминающее устройство содержит 5 накопитель 1, первая и вторая группы выходов которого через первый коммутаг тор 2, предназначенный для коммутации сегментов, соединены с входами первого дешифратора 3, блоки элементов И 4 - 20 4 второй коммутатор 5, второй дешифратор 6 и формирователь 8 адресных сигналов.Устройство работает следующим образом. 25Все слова, хранящиеся в накопителе 1, имеют три зоны разрядов, каждой из которых соответствует своя группа вы-ходов накопителя 1.В результате рбращения к накопителю 1 по адресу, поступающему от формирователя 8, из накопителя 1 считывается двоичное слово, в третьей зоне которого размещен нулевой код, если запоминающие элементы ячейки, в кото 35 рой хранилось это слово, не имеют дефектов. С третьей группы выходов накопителя 1 нулевой код поступает на входы дешифратора 6, возбуждая его первый40 выход. Единичный сигнал с первого выхода дешифратора 6 подается на коммутатор 2, третьи входы всех блоков элементов И 4 - 4 и на управляющийи45 вход коммутатора 7 адресов. При этом обеспечивается передача кода коммутации с второй группы выходов накопителя 1 через коммутатор 2 на входы дешифратора 3, разрешается передача сигналов управления с первой группы выхо, - дов накопителя 1 через блоки элементов И 4 -4 и на выходы устройства, а входы устройства подключаются к входам формирователя 8 адресных сигналов через коммутатор 7 адресов. В соответствии 55 с кодом коммутации, поступающим на входы дешифратора 3, последний обеспечивает передачу сигналов управления с 59 4йервой группы выходов накопителя 1 через один из блоков элементов И 4 4 на соответствующую группу выходов устройства.В зависимости от размеров первой зоны в ней выделяется Ми( о) =1,2) сегментов, длина каждого из которых равна длине второй зоны. При выборке очередного слова из ячейки, имеющей дефекты запоминающих элементов первой или вто рой зон, в третьей зоне должен быть записан отличный от нуля номер бездефектного сегмента. При этом вторая зона рассматривается в каяестве ( щ + 1)- го сегмента, Номер бездефектного сег- мента с третьей группы выходов накопителя 1 поступает на входы дешифратора 6, который обеспечивает передачу кода коммутации, записанного в бездефектном сегменте, с первой и второй группы вьиодов накопителя 1 через коммутатор 2 на входы дещифратора 3. Нулевым сигналом с первого вьиода дешифратора 6 запрещается передача управ-. ляющих сигналов с первой группы вьиодов накопителя 1 через блски элементов И 4 -4 на выходы устройства и выполняется подключение входов формирователя 8 через коммутатор 7 к выходам ком-мутатора 5. Дешифратор 3 в соответствии с поступившим на его входы кодом коммутации обеспечивает подключение, входов коммутатора 5 к тем вьиодам первой группы накопителя 1, которым отвечают исправные запоминающие элементы ячейки, хранящей прочитанное слово. При этом множество исправных элементов используетоя для записи адреса ячейки, подменяющей. данную. Через коммутаторы 5 и 7 и формирователь 8 этот адрес поступает на адресные входы накопителя 1 из которого выбирается слово с заданными управляющими сигналами ущавления, кодом коммутации и нулевым кодом в третьей зоне. Тем самым осуществляется обход неисправной ячейки.Запоминающее устройство имеет возможность обходить неисправные ячейки памяти, содержащие дефекты как в первой, так и во второй зонах или в обеих зонах одновременно, причем для этого достаточно, чтобы она содержала хотя бы один бездефектный сегмент в первой зоне или не имела дефектов во второй зоне. При этом подмена неисправной ячейки осуществляется только записью в нее соответствующей информации и не требует схемных изменений в устройстве,5 0421 Введение в устройство коммутатора и дешифратдра и новых связей позволяет повысить надежность запоминающего устройства и сократить количество брака при изготовлении таких устройств в инте- % гральном исполнении. Формула изобретения10Запоминающее устройство, содержащеенакопитель, входы которого подключены к выходам формирователя. адресных си- налов, коммутатор адресов, выходы которого подключены к входам фармирователя адресных сигналов, одни входы коммутатора адресов являются входами устройства, блоки элементов И, к первым входам которых подключены выходы пер. вой труппы накопителя, вторые входы 20 блоков элементов И подключены к соответствующим выходам первого дешифратора, первый коммутатор, информационные входы которого подключены к выходам первой группы накопителя, управляющие И 89 Ьвходы - к выходам первого дешифратора,а выходы первого коммутатора подключены к другим входам коммутатора адресов, о т л и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, она содержит второй коммутатор,информационные входы которого подключены к выходам первой и второй группнакопителя, выходы - к входам первогодешифратора, второй дешифратор, входыкоторого подключены к выходам третьейгруппы накопителя, а выходы - к упраВляющим входам второго коммутатора,третьи входы блоков элементов И пмключены к соответствующему выходу.второго дешифратора и к управляющемувходу коммутатора адресов. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 337823, кл. Я 11 С 11/00, 1978. 2. Авторское свидетельство СССР М 739646, кл. Э .11 С 11/00, 1977