Запоминающее устройство с самоконтролем

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубттнк п 1 940241(51) М. Кл. 611 С 29/00 ГееударстаевВй комитет СССР по делам нэаеретеннй н открмтнй(54) ЗАПОМ ИНАЮШЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ1Изобретение относится к запоминающим устройствам.Известно запоминакЛцфе устройство с самоконтролем, содержащее накопитель, регистры адреса и числа, дополнительный накопитель, сумматор, элементы И и ИЛИ5 и схему контроля по четности1 Недостатками этого устройства являются большие аппаратурные затраты и невысокое быстродействие.Наиболее близким к предлагаемому по технической сущности является запо минающее устройство с самоконтролем, содержащее блоки памяти, входы регистров адреса которых подключены к входным адресным шинам устройства, выходы регистров числа - ко входам соответствующих блоков контроля и ко входам коммутатора числа, выходы которого подклю чены к выходным шинам числа устройства, а вход управления - к соответствующему выходу блока управления, соединенного входами с выходами блоков контроля,2В этом устройстве в целях повышения быстродействия производится обнаружение ошибки путем поразрядного сравнения чисел, считанных с дублируемых блоков памяти по адресу обращения (в устройст- ве блоки поразрядного сравнения объединены с коммутатором числа) .При обнаружении ошибки с помощью блоков контроля локализуется неисправный блок памяти и информация на выходные шины устройства поступает с исправного блока2Недостатком этого устройства является невысокое быстродействие, ограни-. ченное быстродействием одного из дублируемых блоков памяти.Цель изобретения - увеличение быст- родействия устройства без ухудшения его надежностных характеристик.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блоки памяти, регистры адреса, регистры числа, выходы которых подключены ко входам соответст 940241вующих блоков контроля и ко входамкоммутатора числа, выходы котОрогоявляются выходами устройства, блок управления, одни из входов которого подключены к выходам блоков контроля, а 5выходы - к управляющим входам блоковпамяти, регистров адреса, регистров числа, блоков контроля и коммутатора числа,введены коммутатор адреса и дополнительный коммутатор числа, одни из входов 10которого подключены к выходам блоковпамяти, а выходы - ко входам регистровчисла, выходы коммутатора адреса соединены со входами блоков памяти, однииз входов - с выходами регистров адреса, другие входы коммутатора адресаи дополнительного коммутатора числаявляются управляющими входами.На чертеже изображена структурнаясхема запоминающего устройства с самоконтролем,Устройство содержит блоки 1 и 1памяти, регистры 2 и 2 адреса, регистры 3 и 3 числа, блоки 4 и 4контроля, коммутатор 5 числа, коммутатор 6 адреса, дополнительный коммутатор 7 числа, блок 8 управления, входныеадресные шины 9, выходные шины 10числа, шину 11 обращения, шину 12 кода операции и шину 13 приема обращения, зоВ исходном состоянии на управляющиевходы коммутатора 6 адреса и дополнительного коммутатора 7 числа с выходовблока 8 управления поступают управляющие сигналы, под действием которых вхо-з 5ды 14 коммутатора 6 адреса подключаются к его выходам 15, входы 16 -квыходам 17, входы 18 дополнительногокоммутатора 7 числа подключаются кего выходам 19, входы 20 к выходам 21.0При обращении к устройству на входыблока 8 управления по .шине 11 поступает сигнал обращения, по шине 12 сигнал кода операции, на входы регистров 21 и 2 по шинам 9 адрес обрещения, на информационные входы блоков 1и 1 памяти (не показаны) в случае опфрации записи - код записываемого числа.Рассмотрим работу устройства припоступлении к нему последовательногопотока обращений с операцией фСчитывание" и безошибочной работе блоков 1и 1 памяти.Под воздействием управляющих сигналов блоха 8 первое обращение к устройству передается в блок 1 памяти: адресобращения с шин 9 переписывается врегистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в котором по данному адресу начинается процесс считывайия информации. При этом с блока 8 по шине 13 передается сигнал приема обрашения, инициирующий формирование к устройству второго обращения. Второе обращение ввиду занятости первого блока 1 памяти передается в блок 1 памяти: адрес обращения записывается в регистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в котором /также начинается процесс считывания информации, Далее с выходов блока 1 паг мяти считанный код числа через коммутатор 7 поступает на входы регистра 31 и с его выходов на входы блока 4 контроля и входы коммутатора 5. При отсутствии ошибок в считанной информации блок 8 управления подключает входы коммутатора 5 к шинам 10, после чего в блок 1 памяти передается на обработку третье обращение со считыванием, При этом считанный код числа с блока 1 памяти через коммутатор 7 поступает на входы регистра 3и с его выходов на входы блока 42 и входы коммутатора 5. При отсутствии ошибок в считанной информации блок 8 управления подключает входы коммутатора 5 к шинам 10, после чего в блок 12 передается на обработку четвертое обращение со считыванием и т, д.Рассмотрим работу устройства при обнаружении ошибок в считанной информации.Пусть, например, из блока 1 памяти по некоторому адресу считывается неверная информация, Блок 4 контроля обнаружит ошибку и соответствующий сигнал поступит с его выхода на блок 8 управления, Блок 8 запрещает выдачу неверной информации на шины 10 и ожидает освобождения блока 1 памяти в случае его занятости, после чего на управляющие входы коммутаторов 6 и 7 подаются управляющие сигналы, под действием которых происходит переключение выходов 17 коммутатора 6 с его входов 16 на входы 14 и переключение выходов 19 коммутатора 7 с его входов 18 на входы 20. При этом адрес, по которому считана неверная информация в блоке 1 с регистра 2 поступает на адресные входы блока 1, Далее производится считывание информации по этому адресу уже в блоке 1 памяти. Однако считанный код числа поступает не на входы регистра Зг, а9402 через коммутатор 7 на входы регистра 3 первого блока 1 памяти и с его выходов(при отсутствии ошибок) через коммутатор 5 передается на шины 10, Необходимость коммутатора 7 обусловлена 5 тем, что в регистре 3 может храниться код числа, считанный из блока 1 памяти по адресу обращения, последовавшего за неверно обработанным в блоке 1 памяти. Данный код числа в соответствии с ус- о ловием сохранения порядка выдачи чисел порядку поступления обращений выдается из устройства только лишь после выдачи из регистра 3 числа кода числа, считанного по адресу предыдущего обращения.15После обнаружения ошибки в блоке 1 памяти устройство работает аналогично,Технико-экономическое преимущество предлагаемого устройства по сравнению с известным состоит в том, что пропускю ная способность предлагаемого устройства практически в два раза выше. формула изобретения Запоминающее устройство с самоконтролем, содержащее блоки памяти, регистры адреса, регистры числа, выходы которых подключены ко входам соответст- ЗО 41 6вующих блоков контроля и ко входам коммутатора числа, выходы которого являются выходами устройства, блок управления,одни их входов которого подключены квыходам блоков контроля, а выходы,- куправляющим входам блоков памяти, регистров адреса, регистров числа, блоковконтроля и коммутатора числа, о т л и -чающеес я тем, что, с цельюувеличения быстродействия устройства, оносодержит коммутатор адреса и дополнительный коммутатор числа, одни из входов которого подключены к выходам блоков памяти, а выходы - ко входам регистров числа, выходы коммутатора адреса соединены со входами блоков памяти, однииз входов - с выходами регистров адреса, другие входы коммутатора адресаи дополнительного коммутатора числаявляются управляющими входами. Источники информации,принятые во внимание при экспертизе1. Самофалов К. Г. и др. Структурнологические методы повышения надежности запоминающих устройств, М., "Машиностроение", 1976, с. 69,2. Авторское свидетельство СССР