Запоминающее устройство

О П И С А Н И Е1942149ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 16,07.80 (21) 2961158/18 24с присоединением заявки ЭЙ(5 )М. Кл. 111 С 11/34 енеудеретеенай квинтет СССР но денем нэобретеннй н етнрцтнй(088.8) Дата опубликования описания 09.07,82(72) Автор изобретения И, И, Климас уКонструкторское бюро Шяуляйского телевиэи нного заводас(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано дня запоминания информапни в телевижонных системах.Известно запоминающее устройство, содержащее тиристор, коммутнруюшие. транжсторы и резисторы 11 . Недостатком известного устройства является неудовлетворительное быстродействие иэ-за ограниченной скорости включения и выюпочення тиристоров, большое количество элементов в ячейке памятивЦель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в запоминающем устройстве содержащем ячейку памяти, состоящую иэ коммутирующего р- И -р-транзистора, 20 база которого через нагрузочный резистор соединена с эмиттером и шиной питания, блок сброса, кнопочный переключатель, первый вывод которого соединен с шиной 2питания, и общую шину, в ячейку памяти введены переключающий И -- И- транжстор и два дополнительных нагрузочных режстора, первый вывод первого иэ которых подключен к коллектору коммутирующего- И - р -транзистора, второй - к базе переюпочающего И - р- И-транжстора и первому выводу второго дополнительного нагрузочного резистора, второй вывод которого подключен к общей шине, а коллектор переключающегои - р - И -транзистора подключенк базе коммутирующего- И - зтранзистора, блок сброса выполнен иэ двух переключающих транжсторов оди-. накового типа проводимости и четырех нагрузочньцс и одного суммирующего резисторов, причем база первого переипочающего транжстора подключена к коллектору второго переключающего транжстора и через первый нагрузочный резистор к шине питания, эмиттеры переключаюших транжсторов и первый нывод суммирующего режстора подюпо чены к общей шине, кашор первогопереключающего транжстора подключенчерез второй нагрузочный резистор кэмиттеру переключающего транзистораячейки памяти, бвэа второго переключающего транжстора под лючена к второмувыводу суммирующего резистора и черезтретий нагрузочный резистор к коллектору коммутирующего транзистора ячейкипамяти, второму выводу кнопочного пе Ореключателя и первому выводу четвертого нагрузочного режстора, второй выводкоторого подключен к обшей шине,На чертеже представлена принципиальная электрическая схема запоминающего,15устройства,Запоминающее устройство состоитиз ряда ячеек 1 памяти й блок 2 сброса. Каждая ячейка 1 памяти содержиткоммутирующий транзистор 3, база которого через режстор 4 соединена с эмиттером и шиной 5 питания. Коллектор через два последовательно соединенныхрезистора 6 и 7 подключен к обшей шине8, Общая точка соединения этих режсторов соединена с базой переключающеготранжстора 9.Блок 2 сброса состоит из двух транзисторов 10 и 11 И - р - И типа, ре 30жсторов 12 и 13, суммирующего резистора 14, нагрузочного режстора 15,кнопочного переключателя 16, нагрузочного резистора 17,Запоминающее устройство работаетследующим образом.В исходном состоянии после включения напряжения питания ячейки памятизакрыты, Закрыты транжсторы 3 и 9всех ячеек памяти, транзистор 11 закрыт,а транзистор 10 открьгг, При нажатиикнопки переключателя 16 первой ячейкизакорачиваются выводы коллектор-емиттер транжстора 3 этой ячейки, открывается транзистор 9 этой ячейки и егоколлекторный ток открывает транзистор ф 53, который остается открытым и послеотпускания кнопки. Так как напряжениена эмиттерном переходе транжстора 11недостаточно, транжстор 11 закрыт, атранзистор 10 открыт. При нажатии 50любой другой кнопки 16 через режстор14 протекает суммарный ток резистора17 ранее включенной ячейки 1 и режотора 17 ячейки 1, кнопка которой нажата. Напряжение перехода база-емиттер 55транзистора 11 превышает напряжениеотпирания, транжстор 11 открывается,транзистор 10 закрывается, в результате чего цепь эмиттерных токов транжсторов 9 оказывается разорванной, и первая ячейка памяти, кнопка которой ненажата, отключается, а вторая ячейкапамяти, кнопка которой нажата, включается,Введение в запоминающее устройствотранжсторов взамен тиристоров позволяет повысить быстродействие устройства,уменьшить количество выводов устройства. Отсутствие конденсаторов в устройстве позвопяет изготовить его в интегральном исполнении,формула изобретения Запоминающее устройство, содержащее ,ячейку памяти, состоящую из коммутирующего р - И - р -транжстора, база которого через нагрузочный режстор соединена с эмиттером и шиной питания, бпок сброса, кнопочный переключатель, первый вывод которого соединен с шиной питания, и общую шину, о т л н ч а юш е е с я тем, что, с целью повышения быстродействия устройства, в ячейку памяти введены переключающий И - р И -транзистор и два дополнительных нагрузочных режстора, первый вывод первого из которых подключен к коллектору коммутирующего- И - р -транзистора, второй - к базе переключающего И - р - и -транзистора и первому выводу второго дополнительного нагрузочного режстора, второй вывод которого подключен к общей шине, а коллектор переключающего и.- р - И -транжстора подключен. к базе коммутирующего р "И - р -транзистора, блок сброса выполнен из двух переключаюших транжсторов одинакового типа проводимости и четырех нагрузочных и одного суммирующего резисторов, причем база первого переключающего транзистора подюпочена к коллектору второго переключающего транзистора и через первый нагру. зочный резистор к шине питания, эмиттеры переключаюпах транжсторов и первый вывод суммирующего режстора подключены к общей шине, коллектор первого переключающего транжстора подключен .через второй нагрузочный резисторк эмнттеру переключающего транзистора ячейки памяти,база второго переключающего транжстора подключена к второму выводу суммирующего резистора и через третий нагрузочный резистор к коллектору коммутирующего тран4 Источники информаши 1 принятые во внимание при экспертиэе 1. Авторское свидетельство СССР942149 ставнтель В. Костинхред Т,Маточка КорреОгар Редактор С. к 4853/46 Тираж 622 ВНИИПИ Государственного по делам изобретени 113035, Москва, Ж, П Ра, д, 4/5 ПП Патент, г, Ужгород, ул. Проектная,5мотора ячейки памяти, второму выводу щвпочного переюпочателя и первому вь- иоду четвертого нагрузочного режстора, второй вывод которого подюпочен к общей шине. дписноеета СССРоткрытийская наб.