Запоминающее устройство с самоконтролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 943843 Союз СоветскикСоциалистическихРеспублик(22) Заявлено 11.12,80 (21) 3218082/18-24с присоединением заявки Мо(31) М. Хл.з С 11 С 11/00 Государственный комнтет СССР по делам изобретений н открытийДата опубликования описания 15,07.82(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к запоминающим устройствам и может быть использовано в цифровых электронных вычислительных машинах с повышенными требованиями к надежности.Известно запоминающее устройство, в котором контроль осуществляется программными средствами, при этом отказавший накопитель исключается из пользования 11.Недостатком этого устройства является уменьшение эффективной емкости памяти при наличии отказа.Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем, содержащее накопители, селекторы данных, блок контроля, регистр данных, блок формирования контрольного разряда, блок хранения данных, блок хранения адресов, в котором отказавшему накопителю назначается область самых старших адресов эапоми" нающего устройства, недоступная программе, после чего выполняется диагностика отказавшего накопителя 2.Недостатками этого устройства являются низкая надежность вследствие необходимости применения слож-,ных аппаратных средств, а также сни-жение эффективной емкости памяти при обнаружении дефектов в накопителе.Целью изобретения является повышение надежности устройства.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее основные накопители, селекторы данных, формирователь контрольных сигналов, блок контроля по нечетности, регистр данных, резервный и дополнительный накопители, причем первые входы регистра данных, резервного и дополнительного накопителей являются соответственно информационным, управляющим и адресным входами устройства, первый выход резервного накопителя соединен с первыми входами основных накопителей, выходы которых подключены к одним из входов первого селектора данных, выход которого соединен с входом блока контроля по нечетности, первый выход которого подключен к второму входу регистра данных, выход которого соединен с первым входом второго селектора данных, вторым входом резервного накопителя и входом формирователя контрольных сигналов, выход которого подключен ко вто 943843рым входам основных накопителей, третьи входы которых соединены с другим входом первого селектора данных и первым входом дополнительного накопителя, второй и третий входы и первый выход которого подключены соответственно к второму и третьему выходам и третьему входу резервного накопителя, четвертый и пятый выхо ды которого соединены соответственно с вторым и третьим входами второго селектора данных, выход которого является информационным выходом устройства, введены блок анализа ошибок и блок управления режимов, первый и второй входы которого подключены к первому и второму выходам блока анализа ошибок, первый и вто-. рой входы которого соединены соответственно с первым входом дополнительного накопителя и с вторым выходом блока контроля по нечетности, третий и четвертый входы блока управления режимомподключены соответственно к второму и третьему входам дополнительного накопители, третий выход блока анализа ошибок является контрольным выходом устройства.При этом блок управления режимом содержит дешифратор, группу селекторов данных и схему сравнения, один из. выходов которой соединен с одним из входов дешифратора, выходы которого подключены соответственно к первым входам селекторов данных группы, одни из входов схемы сравнения являются первым входом блока, вторые входы селекторов данных группы объединены и являются вторым входом блока, третьим входом и выходом которого являются соответственно.третьи входы и выходы селекторов дан" ных группы, другие входы схемы сравнения и дешифратора являются четвертым входом блока управления режимом.При этом блоканализа ошибок содержит счетчик и регистр номера накопителя, первый и второй входы и выход которого являются соответственно первым и вторым входами и первым выходом блока, вторым и третьим выходами которого являются выходы счетчика, вход которого соединен с вторым входом регистра номера накопителя.На фиг,1 изображена функциональная схема предложенного устройства, на фиг,2 а, 2 б, и 2 в - соответственно Функциональные схемы резервного накопителя, дополнительного накопителя и блока управления режимом; на Фиг.З - функциональная схема блока анализа ошибок.Устройство содержит (см.фиг.1) В (где И - целое число) основных накопителей 1-3, резервный накопитель 4, дополнительный накопитель 5, блок 665 ки), Совпадение (единичный сигнал анализа ошибок, первый селектор 7данных, блок 8 контроля.по нечетности, регистр 9 данных, второй селектор 10 данных, Формирователь 11контрольных сигналов и блок 12 управления режимом.На фиг.1 обозначены адресный 13и управляющий 14 входы, информационные выход 15 и вход 16 и контрольный выход 17 устройства.10 Резервный накопитель, предназначенный для хранения наиболее часто используемых данных и для замены неисправного основного накопителя,содержит (Фиг,2 а) первую матрицу 1815 элементов памяти, содержащую М строк(где М - целое число), первый 19,второй 20. и третий 21 элементы ИЛИ,первый 22, второй 23 и третий 24элементы И, первый 25, второй 26 итретий 27 элементы задержки и элемент НЕ 28, На фиг,2 а обозначенывходы 29-32 и выходы 33-37 резервного накопителя,Дополнительный накопитель, пред 25 назначенный для хранения старших адресов наиболее часто используемыхданных, содержит (фиг.2 б) вторуюматрицу 38 элементов памяти,.узел 39определения активности, первую 40,вторую 41 и третью 42 схемы сравнения, На фиг.2 б обозначены входы 4345 и выходы 46-48 дополнительногонакопителя,Блок управления режимом содержит(фиг.2 в) дешифратор 49, четвертуюсхему 50 сравнения и группу селекторов 51-53 данных. На фиг,2 в обозначены первый 54, второй 55, третий56 и четвертый 57 входы и выход 58блока,Блок анализа ошибок содержит(фиг.З) счетчик 59 и регистр 60 номера. накопителя. На Фиг,З обозначены первый 61 и второй 62 входы, пер 4 вый 63, второй 64 и третий 65 выходыблока.Устройство работает следующим образом.Сигнал чтения с входа 14 устройства (фиг.1) через. вход 29 накопителя 4 (фиг.2 а) поступает на вход элемента ИЛИ 20, на выходе которого Формируется сигнал чтения адресов изматрицы 38 элементов памяти. Этотсигнал с выхода 35 поступает на вход45, при этом происходит чтение извсех ячеек матрицы 38 (Фиг.2 б) элементов памяти, в колонке, номер которой определен младшей частью адреса.Адреса строк из всех ячеек строк мат 60 рицы 38 элементов памяти с одноименных выходов поступают на первыевходы соответствующих схем 40-42сравнения, где они сравниваются сстаршей частью адреса (адресом стро943843 ройства. По сигналу чтения формируется сигнал записи в матрицу 38 элементов памяти (фиг.2 б), по которому в.нее записывается старшая часть адреса (адрес строки) в ячейку, номеркоторой определяется младшей частью адреса (т.е. совпадая с ее номером в строке соответствующего из накопителей 1-3 (фиг.1). Номер строки вматрице 38 элементов памяти определяется узлом 39 (Фиг.2 б). При записиданные со входа 16 (Фиг.1) устройства заносятся в регистр 9, с выходакоторого они поступают на второй входнакопителя 4 и вход Формирователя 11,где формируется контрольный разряд.По сигналу записи на выходе 33 на"копителя 4 (фиг.2 а) формируется сигнал записи в накопители 1-3, а навыходе элемента ИЛИ 20 (фиг.2 а)формируется сигнал чтения адресовиз матрицы 38 элементов памяти. Происходит запись данных в один из накопителей 1-3, поступающих туда с выхода Формирователя 11, и чтение адресов из матрицы 38 элементов памяти.Если адрес, по которому производитсязапись, находится в матрице 38элементов памяти (фиг.2 б), то записьданных производится и в накопитель 4(Фиг.1),Если при чтении данных иэ накопителей 1-3 возникнетошибка, котораябудет обнаружена в блоке 8 (фиг.1),тос его второго выхода сигнал поступает на второй вход 62 (фиг,З) блока6. По этому сигналу счетчик 59 Уста:навливается в единицу, а в регистр 60с первого входа 61 блока 6 заносится.часть старших разрядов адреса (номернеисправного из накопителей 1-3). Вдальнейшем запоминающее устройствоработает следующим образом. на выходе одной из схем 40-42 сравнения) означает, что данные находятся в матрице 18 (фиг.2 а). Сигналы свыходов схем 40-42 сравнения черезвыход 47 (фиг,2 б) и вход 56 блока,.12 (Фиг.2 в) поступают на первыевходы селекторов 51-53. При отсутствии ошибки счетчик 59 (фиг.З) установлен в нуль, и по нулевому сигналу, поступающему с его первого выхода 64(см, Фиг.З) через второй вход 1055 блока 12 (Фиг.2 в) на вторые входыселекторов 51-53, на их выходы проходят сигналы с их первых входов навсе входы элемента ИЛИ 19 (фиг.2 а) ина входы матрицы 18 элементов памяти, где они" являются управляющимисигналами выбора строки (номер ячейки в строке определен младшими разрядами адреса на (М+4)-м входе матрицЫ 18), Если среди этих сигналовесть единичный, то на выходе элементаИЛИ 19 формируется единичный сигнал,по которому на выходе элемента И 22формируется сигнал чтения данных иэматрицы 18 элементов памяти, поступающий на вход элемента задержки 27и (М+2)-й вход матрицы 18 элементовпамяти, по которому иэ нее происходитчтение данных. Считанные данныечерез выход 36 блока 4 (фиг.2 а) поступают на второй вход второго селектора 10 (фиг,1) и по единичному сигналу на его третьем входе,Формируемому на выходе элемента задержки 27 (фиг.2 а) выдаются на вы- З 5ход 15 (фиг.1) устройства.Если на входах элемента ИЛИ 19(фиг.2 а) только нулевые сигналы(т.е, нет .данных в накопителе 4),то по нулевому сигналу на его выходе, 4 Оинвертированному элементом НЕ 28, навыходе элемента Я 24 Формируетсясигнал чтения из основных накопителей 1-3 (фиг.1). Этот сигнал с выхода33 блока 4 (фиг.2 а) поступает на первые входы накопителей 1-3 и происходит чтение из них данных, которыепоступают на входы селектора 7. Там,выбираются данные из одного из накопителей 1-3, номер которого определен частью старших разрядов адре-. 56са, поступающих на (0+1)-й вход селектора 7. Остальные разряды адресапоступают на третьи входы накопителей 1-3, данные с выхода первого 13которых поступают на вход блока 8, с 55первого выхода которого они подаютсячерез регистр 9 на первый вход селектора 10 и на второй вход накопителя 4(Фиг.1). Нулевой сигнал с выхода элемента ИЛИ 19 (фиг,2 а) через элемент 60И 22, элемент задержки 27 и выход 37накопителя 4 поступает на третий входселектора 10 (фиг.1). По этому сигналу данные с первого входа селектора 10 передаются на выход 15 уст Единичный сигнал с первого выхода счетчика 59 через выход 64 блока 6 (фиг.З) и второй вход 55 блока 12 (Фиг.2 в) поступает на вторые входы селекторов 51-53. По этому сигналу на выходы селекторов 51-53 передается информация с выходов дешифратора 49. Номер неисправного из накопятелей 1-3 через первый вход 54 блока 12 (Фиг.2 в) поступает на второй вход схемы 50 сравнения, где сравнивается с частью старших разрядов текущего адреса (номерами накопителей 1-3), которые поступают иа первый вход схемы 50 сравнения (фиг.2 в)Если они не совпадают, то нулевой сигнал с выхода схемы 50 сравнения блокирует выдачу на выход дешифратора 49 единичных сигналов. Нулевые сигналы с выходов дешифратора 49 через селекторы 51"53, выход 58 блока 2 и вход 32 блока 4 (фнг.2 а) поступают иа входы матрицы 18 элементов . памяти и элемента ИЛИ 19. В этом случае, 943843аналогично как и в случаекогда даТРф йые отсутствуют. в матрице 18 элемен-, тов памяти, чтение или запись производится только из одного из накопителей 1-3.5.Если номер одного из накопителей 1-3 из текущего адреса и номер неисправного из этих накопителей совпадут, то на входы селектора 51-53(Фиг,2 в) с выходов дешифратора 49 рцдтупят сигналы дешифрированной части адреса (номер строки в неисправном из накопителей 1,2,3). По этим сигналам, среди которых есть один единичный, выполняются действия, аналогичные тем,. что. выполняются в случае, когда данные находятся, т.е, читаются или записываются в матрицу 18 элементов памяти .(Фиг.2 а), Различие состоит в том, 2 О что адрес ячейки в накопителе 4 определяется не накопителем 5, а частью текущего адреса, определяющего адрес ячейки в накопителе 1,2 или 3, т.е, неисправный из накопителей 1-3 логически заменяется резервным нако" пителем 4, Если будет обнаружена ошибка еще в одном из накопителей 1-3, то по сигналу с второго выхода блока 8 счетчик 59 установится в двойку. При этом с его второго выхода единичный сигнал через третий вы,ход 65 блока б поступит на выход 17 устройства, сигнализируя об отказе устройства.35Технико-экономические преимущества предложенного устройства по сравнению с известным заключаются в бо" лее высокой надежности и в отсутствии .снижения эффективной емкости щ основных накопителей при обнаружении в них дефекта.Формула изобретения1, Запоминающее устройство с самоконтролем, содержащее основные накопители, селекторы данных, формирователь контрольных сигналов, блок Контроля по нечетности, регистр данных, резервный и дополнительный накопители, причем первые входы регистра данных, резервного и дополнительного накопителей являются соответственно информационным, управляющим и адресным входами устройства, первый выход резервного накопителя соединен с первыми входами основных накопителей, выходы которых подключены к одним из входов первого селектора данных, выход которого соединен с входом блока контроля по нечет- ности, первый выход которого подклю" чен к второму входу регистра данных, выход которого соединен с первым вхо дом второго селектора данных, вторым входом резервного накопителя и входом формирователя контрольных сигналов, выход которого подключен к вторым входам основных накопителей, третьи входы которых соединены с другим входом первого селектора данных и первым входом дополнительного н щопителя, второй и третий входы и первый выход которого подключены соответственно к второму и третьему выходам и к третьему входу резервного накопителя, четвертый и пятый выходы которого соединены соответственно с вторым и третьим входами второго селектора данных, выход которого является информационным входом устройства, о т - л и ч а ю щ е е с я тем, что,с целью повышения надежности устройст-ва, оно содержит блок анализа ошибок и бЛок управления режимом, первый и второй входы которого подключены к первому и второму выходам блока анализа ошибок, первый и второй входы которого соединены соответственно с первым входом дополнительного накопителя и с вторым выходом блока контроля по нечетности, третий и четвертый входы блока управления режимом подключены соответственно к второму и третьему выходам дополнительного накопителя, третий выход блока анализа ошибок является контрольным выходом устройстваа.2. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блокуправления режимом содержит дешифратор, группу селекторов данных и схему сравнения, один из выходов которой соединен с одним из входов дешифратора, выходы которого подключены соответственно к первым входам селекторов данных группы, одни из входов схемы сравнения являются первым входом блока, вторые входы селекторов данных группы обьединены и являются вторым входом блока, третьим входом и выходом которого являются соответственно третьи входы и выходы селекторов данных группы, другие входы схемы сравнения и дешифратора являются четвертым входом блока управления режимом.3, Устройотво по пп.1 и 2, о т - л и ч а ю щ е е с я тем, что блок анализа ошибок содержит счетчик и регистр номера накопителя, первый и второй входы и выход которого являются соответственно первым и вторым входами и первым выходом блока, вторым и третьим выходами которого являются выходы счетчика,вход которого соединен с вторймвходом регистра номера накопителя. Источники информации,принятые во внимание при экспертизе943843 Фв,Составитель Т.Зайцева Редактор М.Недолуженко Техред А. Бабинец орректор А, Гриценко 142/62 Тираж 622 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д