Запоминающее устройство с автономным контролем

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеСпублик(51) М.К . б 11 С 29/00 Гепударстеепнмй кемитет СССР Опубликовано 15.06,82. Бюллетень22пф делам кзобретений и еткрмтийДата опубликования описания 15.06.821Изобретение относится к вычислительной технике и может быть использовано при проектировании и создании блоков памяти ЭВМ, выполненных на функциональных узлах с большой степенью интеграции.Известно запоминающее устройство с автономным контролем, содержащее адресный накопитель, ассоциативный и дополнительный накопители с адресными и разрядными цепями. В этом ЗУ отказавшая ячейка адресного накопителя подменяется 10 ячейкой дополнительного накопителя, а адрес такой ячейки хранится в ассоциативном накопителе 11.Недостатком известного такого ЗУ является то, что.уже при единственном отказе в ячейке адресного накопителя необходима другая ячейка дополнительного накопителя.Наиболее близким по техническому решению к предложенному является запоминающее устройство с автономным контролем, содержащее адресный блок памяти, соеди ненный с первым ассоциативным блоком памяти, второй ассоциативный блок памяти, один из входов которого соединен с первым входом адресного блока памяти, блок управления, выходы которого подключены к управляющим входам ассоциативных блоков памяти, первый и второй коммутаторы и дешифратор, причем входы первого коммутатора подключены соответственно к первому выходу дешифратора и к выходу адресного блока памяти, а выход - к другому входу второго ассоциативного блока памяти, выходы которого соединены с входом дешифратора и одним из входов второго коммутатора, другой вход которого подключен к второму входу дешифратора, а выход - к второму входу адресного блока памяти 2 .В этом устройстве при обнаружении отказа в какой-либо ячейке блок управления определяет кратность ошибки и,в зависцмости от характера отказа адрес неработоспособной ячейки и номера отказавших разрядов фиксируются во втором ассоциативном блоке памяти или адрес неработоспособной ячейки записывается в аргументной части первого ассоциативного блока памяти,Недостатком известного устройства является его сложность для реализации двух ассоциативных блоков памяти, а также большое число дополнительных разрядов во вто 36033ром ассоциативном блоке памяти для хранения номеров отказавших разрядов, Кроме того, в первом ассоциативном блоке памяти часть разрядов используется для хранения информации работоспособных разрядов адресного блока памяти, так как если количество неработоспособных разрядов ячейки основного блока памяти больше гп, где гп определяют из неравенства т = (1 + 1 од 2 п), (и - количество разрядов слова), то эта ячейка полностью подменяется ячейкой первого ассоциативного блока памяти.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее ассоциативный накопитель, одни информационные входы которого подключены к выходам первого коммутатора, выходы - к одним входам второго коммутатора, а другие информационные входы ассоциативного накопителя подключены к входам адресного блока и являются адресными входами устройства, матричный накопитель, адресные входы которого подключены к выходам адресного блока, а информационные входы-выходы - к одним входам-выходам усилителей записи-считывания, первый регистр слова, входы-выходы которого подключены к другим входам-выходам усилителей записи-считывания, одни выходы второго коммутатора подключены к одним входам первого регистра слова, другие входы которого являются информационными входами устройства, одни входы первого коммутатора подключены к одним выходам первого регистра слова, другие выходы которого являются выходами устройства, блок управления, введены второй регистр слова, входы которого подключены к выходам усилителей записи-считывания, а выходы - к другим входам первого и второго коммутаторов.На чертеже изображена блок-схема изобретения.Устройство содержит адресный блок памяти 1, состоящий из адресного блока 2, матричного накопителя 3, первого регистра 4 слова, второй регистр 5 слова, усилители 6 записи-считывания, ассоциативный накопитель 7, который имеет функциональную часть 8 для размещения содержимого отказавших разрядов и аргументную часть 9 для запоминания отказавших ячеек адресного блока памяти 1. Выход блока,управления 1 О подключен к управляющим входам адресного блока памяти 1 и ассоциативного блока памяти 7, входы первого коммутатора 11 подключены соответственно к выходам регистров 4 и 5, а выход - к входу ассоциативного блока памяти 7, Выход ассоциативного накопителя 7 соединен с входом второго коммутатора 12, другой вход которого подключен к выходу регистра 5слова, а выход - к входу регистра 4, Кроме того, вход регистра 5 слова соединен с выходом усилителей 6 записи-считывания.Адрес подается на адресные входы 13 устройства, записываемое слово - на инфор мационные входы 14, а считываемое - наинформационные входы 15.Устройство работает следующим образом.В паузах между внешними обращениямиблок 10 управления производит контроль исправности ячеек адресного блока памяти 1.При обнаружении неисправности в какой- либо ячейке блок 10 управления определяет кратность ошибки и записывает адрес неисправности ячейки в аргументную часть 9 ассоциативного накопителя 7, причем крат ность ошибки соответствует количеству разрядов функциональной части 8.При обращении к запоминающему устройству по адресу, установленному на входах 13, происходит одновременное обращение как к адресному блоку 1, так и к ассоциативному йакопителю 7.При выполнении записи данные с входов 14 поступают на регистр слова 4, и далее прямой код этого слова через усилители 6 записи-считывания заносится в мат ричный накопитель 3 по адресу, зафиксированному в адресном блоке 2,Если при ассоциативном поиске накопителя 7 не обнаружен адрес, совпадающий с содержимым блока 2, то в блок 2 поступает новый адрес и осуществляетазапись очередного слова. 35 40 45 50 55 Если же при ассоциативном поиске в накопителе 7 обнаружен адрес обращения, то записываемое слово поступает также на коммутатор 11. Далее происходит считывание из матричного накопителя 3 записанного слова на регистр 5 слова, реализованного на триггерах со счетным входом. Затем происходит запись с регистра 4 слова обратного кода того же числа в матричный накопитель 3 и считывание обратного кода на регистр 5 слова, причем сигналы с усилителей 6 записи-считывания поступают на счетные входы триггеров регистра 5 слова. Таким образом, в каждом разряде регистра 5 слова происходит суммирование по модулю два значения разряда записываемого слова. При отсутствии отказавших разрядов в ячейке накопителя 3 значения всех разрядов регистра 5 будут равны единице. В разрядах регистра, соответствующих отказавшим разрядам ячейки накопителя 3, будут записаны нули. Сигналы с выходов этих разрядов поступают на вход коммутатора 11, и в функциональную часть 8 накопителя 7 заносятся истинные значения разрядов записываемого слова, соответствующих неисправным разрядам ячейки, а в матричный накопитель. 3 записывается снова прямой .код слова,с регистра 4 слова.В режиме чтения по адресу, находящемуся в адресном блоке 2, происходит выборка содержимого ячейки матричного накопителя 3 на регистры 4 и 5 слова черезусилители б. Одновременно происходит ассоциативный поиск аналогичного адреса 5в накопителе 7, При отсутствии сравненияадресов значение слова на регистре 4 словасчитается истинным и поступает,на выходы 15.Если в накопителе 7 есть искомый адрес,то по тому же самому адресу осуществляетсязапись обратного кода слова с инверсныхвыходов регистра 4 и считывание его нарегистр 5 слова через усилители 6. Причемпри считывании обратного кода сигналыс усилителей б записи-считывания поступаютна счетные входы регистра 5, Вновь происходит суммир 1 ование по модулю два значений поступающих сигналов и значений разрядов регистра 5. Таким образом, значенияразрядов регистра, соответствующих отказавшим разрядам ячейки, равны нулю. Сигналы с выходов этих разрядов поступаютна коммутатор 12 и управляют выдачейсодержимого функциональной части 8 ассоциативного накопителя 7 на соответствующие разряды регистра 4 слова. Истинноезначение считанного слова выдается.на выходы 15,Таким образом, в предлагаемом устройстве не требуется дополнительных разрядовдля запоминания номеров отказавших разрядов, в ассоциативном блоке памяти хра- зОнится содержимое только-неисправных разрядов блока памяти. Кроме того, в устройстве отсутствует второй ассоциативный блокпамяти и дешифратор,Формула изобретенияЗапоминающее устройство с автономным контролем, содержащее ассоциативныЙ накопитель, одни информационные входы которого подключены к выходам первого коммутатора, выходы - к одним входам второго коммутатора, а другие информационные входы ассоциативного накопителя подключены к входам адресного блока и являются адресными входами устройства, матричный накопитель, адресные входы которого подключены к выходам адресного блока, а информационные входы-выходы - к одним входам-выходам усилителей записи-считывания, первый регистр слова, входы-выходы которого подключены к другим входам-выходам усилителей записи-считывания, одни выходы второго коммутатора подключены к одним входам первого регистра слова, другие входы которого являются информационными входами устройства, одни входы первого коммутатора подключены к одним выходам первого регистра слова, другие выходы которого являются выходами устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит второй регистр слова, входы которого подключены к выходам усилителей записи-считывания, а выходы - к другим входам первого и второго коммутаторов.Источники информации,принятые во внимание при экспертизе 1. Самофалов К. Г. и др. Структурно- логические методы повышения надежности ЗУ. М., Машиностроение, 1976, с. 84.2. Авторское свидетельство СССР по заявке Юэ 2600719/18-24, кл. 6 11 С 29/00, 1979 (прототип).Составитель С. Шустенко Редактор Л, Веселовская Техред А. Бойкас Корректор Е. Рошко Заказ 4222/56 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4