Буферное запоминающее устройство

)4 С 06 Р 130 САНИЕ ИЗОБРЕТЕНИЯ ТВ И АВТОРСКОМУ С У 1Р.И. Гальп тельств С 11/00,699,1976,НАЮЩЕЕСССР 974. СТРОЙ оситсяпредназ вычис тех случаях,выхода буферно ДАРСТВЕННЫЙ КОМИТЕТ СССР ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(21) 3773812/24-24 (22) 27.07.84 (46) 07,01.87. Бюл. (72) В.А, Антонов и (53) 681,327(088,8) (56) Авторское свид В 548889, кл. С 11Патент США У 399 кл. 365/36, опублик (54) БУФЕРНОЕ ЗАПОМИ СТВО(57) Изобретение от лительной технике и для использования в когда информация с,801282141 А 1 го запоминающего устроиства должнасчитываться в том же порядке, вкаком она поступает на вход, Цельизобретения - повышение надежностии быстродействия устройства. Устройство содержит регистры 1, первый ивторой счетчики 5 и 6, блоки 3 управления записью, коммутатор 7 адресов, коммутатор 2 данных, дешифратор 4, формирователь 9 импульсов иэлемент ИЛИ 8. Коммутатор 7 содержит элементы И 10 и 11 (в каждомразряде), элемент ИЛИ 12 и элементНЕ 13. Коммутатор 2 содержит элементы И 14, элемент ИЛИ 15. 1 ил,1282141 ВНИИПИ Заказ 7268/48 Тираж 670 Подписное Произв,-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и предназначено для использования в тех случаях, когда информация с выхода буферного запоминающего устройства должна считываться в том же порядке, в каком она поступает на вход.Цель изобретения - повышение надежности и быстродействия устройства.На чертеже приведена структурная схема буферного запоминающего устройства.Устройство содержит регистры 1, коммутатор 2 данных, блоки 3 управления запйсью, дешифратор 4, первый 5 и второй 6 счетчики, коммутатор 7 адресов, элемент ИЛИ 8 и формирователь 9 импульсов.Коммутатор 7 содержит элементы И 10 и 11 (в каждом разряде), элемент ИЛИ 12 и элемент НЕ 13.Коммутатор 2 содержит элементы И 14 и элемент ИЛИ 15.Один иэ разрядов каждого регистра 1 используется в качестве маркерного. В качестве блоков 3 могут быть использованы элементы И.Устройство работает следующим образом.Записываемая информация в виде параллельного кода поступает на входы всех регистров 1. При появлении импульса на входе Запись устройства происходит подключение выходов счетчика 5 через коммутатор 7 к входам дешифратора 4, который подает разрешающий потенциал на соответствующий блок 3. Происходит запись входного слова в соответствующий регистр 1, маркерный разряд которого устанавливается в "1".Появление импульса на входе Считывание" устройства свидетельствует о том, что произошел съем информации с коммутатора 2 и необходимо извлечь информацию из следующего регистра 1, Этот импульс, пройдя через элемент ИЛИ 8 и соответствующий блок 3, запишет 0" в маркерный разряд соответствующего регистра 1. Этот "0" через коммутатор 2 поступает на вход формирователя 9 и отпирает его.Непрерывная последовательность импульсов с выхода формирователя 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажется подключен регистр 1, имеющий "1" в маркерном разряде. При этом формирова.тель 9 окажется запертым.5 Если информация записана в несколько регистров 1, то сприходомимпульса считывания на выходе формирователя 9 появится только одинимпульс.Если в регистрах 1 нет информации,то формирователь 9 вырабатывает непрерывную последовательность импульсов. Таким образом,.поступающая навход устройства информация записывается в регистры 1, а на выход устройства поступает в той же последовательности, что и на вход.20 Формула изобретения Буферное запоминающее устройство,содержащее регистры, первый и второйсчетчики, блоки управления записью,выходы которых соединены с управляю-щими входами соответствующих регистров, формирователь импульсов и элемент ИЛИ, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности и быстродействия устройства, внего введены коммутатор адресов, дешифратор и коммутатор данных, информационные входы которого подключены 35 к выходам регистров, один из выходовсоединен с входом формирователя импульсов, выход которого. подключен ксчетному входу второго счетчика, выходы коммутатора данных являются вы ходами устройства, выходы коммутатора адресов через дешифратор подключены к управляющим входам коммутатора данных и первым входам блоков управления записью, вторые вхо- .45 ды которых соединены с выходом элемента ИЛИ, первый вход которого,счетный вход первого счетчика и управляющий вход коммутатора адресовявляются входом записи устройства, 50 входом считывания которого являетсявторой вход элемента ИЛИ, выходысчетчиков подключены к информационнымвходам коммутатора адресов, информационные входы регистров поразрядно 55 соединены и являются информационными входами устройства.