Ассоциативное запоминающее устройство

,12 7 ПИСАНИЕ ИЭОБРЕТЕНИ филиппо ьство СССР5/00, 1983.тво СССР5/00, 1983,АЮЩЕ 4) АССОЦИАТИВНОЕ ЗАПТРОЙСТВО7) Изобретение относ ся к вычист быть иссоциативйства ЭВМ лительнои технике и мож польэовано в качестве а го запоминающего ус ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетеУ 1037345, кл. С 11 САвторское свидетельУ 1023396, кл. С 11 С в качестве элемента в ассоциативныхпроцессорах при параллельной и матричной обработке данных; Цель изобретения - повышение быстродействияустройства и расширение его функциональных воэможностей за счет выпол-:нения в нем дополнительных логических операций. Устройство содержитматричный накопитель, состоящий иззапоминающих ячеек 1, каждая из которых содержит запоминающие элементы2, каждый из которых, в свою очередь,содержит триггер 3, блок 4 сравнения,элементы И 5 и 6. Устройство такжесодержит логические блоки 7, каждыйиз которых содержит элементы И 1-13,элементы И-НЕ 14 и 15 и триггер 16,1 ил.Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства ЭВМ и в качестве элемента в ассоциативных процессорах при параллельной и матричной обработке данных.Цель изобретения - повышение быстродействия устройства и расширениеего функциональных возможностей эасчет выполнения в нем дополнительныхлогических операций.На чертеже изображена структурнаясхема ассоциативного запоминающегоустройства (АЗУ).Устройство содержит матричныйнакопитель, состоящий из запоминающих ячеек 1, каждая из которых содержит запоминающие элементы 2, Каждый запоминающий элемент содержиттриггер 3, блок 4 сравнения, группу,состоящую из элемента И 5 и .элемента И 6,Устройство также содержит логические блоки 7. Каждый блок 7 управляется сигналами, поступающими пошине 8 сброса, шине 9 опроса, шине10 чтения. Каждый блок 7 содержитпервый элемент И 11, второй элементИ 12, третий элемент И 13 элементИ-НЕ 14, элемент ИЛИ-НЕ 15 и триггер 16. К блокам 7 подключены такжешина 17 блокировки обращения, шина18 формирования массива. Блоки 7 соединены с шинами 19 результата сравнения, шиной 20 записи, шинямц 21разрешения чтения и записи 22, Запоминающие элементы 2 подклнчецы к информационным шинам 23 и шинам 24 маски.Элемент И 13 имеет выход 25. причем выход 25 последцегс элемента И13 является индикаторным выходом устройства.АЗУ работает следующим образом.На шины 23 параллельными кодамиподается для сравнения искомое число. Совпадение его с данными однойиз строк матрицы АЗУ формирует навыходе блока 4 сравнения каждого разряда сигнала "1", который по объединяющей эти выходы шине 19 поступаетна триггер 16 через время, равноепереходному процессу в запоминающемэлементе 2 строки, подается импульсопроса, по которому результат срявпения в каждой строке запоминается цятриггерах 16,Разряды, подлежащие исключениюиз операций сравнения, мяксирунтся 5 1 О 15 2 О 25 30 35 40 45 5 О 55 путем подачи единичного уровня насоответствующие разряды шин 24.При совпадении данных определенной строки триггер 16 устанавливается в единичное со тояние. Пряыойвыход триггера 16 при наличии сигнала "Нет блокировки" на шине 17разрешает прохождение сигнала нЗапись", "Чтение" через элементы И 12и 11 соответственно на шины 22 и 21,Сигнал "Нет блокировки" формируетсялибо извне (высокий потенциал нашине 17), либо внутри матрицы отстроки к строке через элементы И13 оттриггера 16 предыдущей строкинаходящегося в состоянии "1".Инверсный выход триггера 16 черезэлемент И 13 и шины запрещает "Чтение" и Запись" во все последующиестроки матрицы. Кроме того, с этоговыхода триггера 16 в последней строке формируется выходной сигнал Нетинформации" через элемент И 13. Операция "Чтение" или "Запись" осуществляется поцачей ня шину 10 или 20 соответственно сигнала 1, который через элементы И 11 и 12 подается напины 21 и 22 при условии, что на входе элементов И 11 и 12 существуютсигналы "Нет блокировки" и единичныйсигнал триггера 16, Чтение или записьчисла в элементы 2 каждой строки производится через элементы И 5 и 6 соответственно при наличии сигналов нашицах 21 или 22. При этом в режимечтения число параллельным кодом изтриггеров 3 поступает на шины 23через элемент И 5, В режиме "Запись"ця эти шины подается записываемоечисло, которое поступает на входтриггера 3, Для обеспечения записив триггер ца его вход С через элемент И 6 поступает сигнал "Запись"по шчце 22 при условии отсутствиясигнала "Маска" ня входе элементаИ 6,При окончании операции записиили чтения в выбранную строку триггер 16 сбрасывается в "0" через элемент ИЛИ-НЕ 15, При этом прекращается выдача блокирующего сигнала с логического блока 7 этой строки надругие логические блоки 7 другихстрок, т.е разрешается чтение илизапись в следующую строку, в логическом блоке которой триггер 16 наединичном оонии.Нахождение чисел Х + Ь Х осуществляется и два такта. Вначале нахо1277210 ВНИИПИ Заказ 6687/48 Тираж 543 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 дятся числа Х - ЬХ, где Х подаетсяна шины 23, а Ь Х - на шины 24.1 нашину 9. При отсутствии сигнала "Нетинформации" на шину 10 подается сигнал "Чтение" и с шин 23 снимается 5результат. Затем находится Х + А Х,где Х + ЬХ = Х,. Значение Х, - Ь Хнаходятся так же, как Х - 6 Х.Для нахождения группы чисел (массива) или сложных выражений с переменной длиной по части совпавшихзначений, а также для работы с таблицами накопитель разбивают на поля;поле управляющих кодов и поле массивов чисел или сложных выражений. Поля записываются по строкам последовательно строка за строкой в накопитель.В начале и в конце записи в полеуправляющих кодов записывается ключ, 20Для нахождения необходимого массиваили выражения выдается код ключа нашины 23 и маскируются те разряды, которые относятся к рабочему полю. Приотсутствии сигнала на шине 25 на шину 18 подается сигнал "Массив", кото,рый, начиная с логического блока 7строки, содержащей информацию ключа,устанавливает через элемент И 13 вединичное состояние триггеры 16 всех ЗОпоследующих логических блоков 7.При выводе информации часть разрядов управляющего поля соединяетсяс шинами 8,9,10,20,18, которые управляют работой матрицы. При окончании чтения или записи на шину 8 поступает с управляющего поля сигналсброса элементов памяти логическихблоков 7 через элемент ИЛИ-НЕ 15.Для нахождения сложного выражения 40по его части, схема соединений остается такой же, как и работа по ключу,только в управляющих разрядах поляуправления всегда пишется условныйкод. Этот код может быть использован 45для поиска другой части сложного выражения путем его дополнения искомымчислом или его частью,Формула и з обретения50Ассоциативное запоминающее устройство, содержащее матричный накопитель, логические блоки, каждый из которых содержит первый и второй элементы И,первые входы котррых подключены кпрямому выходу триггера, причем одни из входов и выходы запоминающихэлементов каждой строки матричногонакопителя подключены соответственно к шинам разрешения записи и чтения и к шине результата сравнения,другие входы запоминающих элементовкаждого столбца матричного накопителя подключены к соответствующим информационной шине, шине маски, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства и расширения его функциональныхвозможностей за счет выполнения внем дополнительных логических опера-ций, в каждый логический блок введены третий элемент И, элемент И-НЕи элемент ИЛИ-НЕ, причем первый входтриггера подключен к шине результата сравнения, второй вход - к шинеопроса, вторые входы первого и второго элементов И соединены соответственно с шинами чтения и .записи,выход первого элемента И подключенк шине разрешения чтения и первомувходу элемента ИЛИ-НЕ, выход второго элемента И соединен с шиной разрешения записи и вторым входом элемента ИЛИ-НЕ, третий вход элемента ИЛИНЕ подключен к шине сброса, выходэлемента ИЛИ-НЕ подключен к третьемувходу триггера, четвертый вход которого соединен с выходом элементаИ-НЕ, инверсный выход триггера подключен к первому входу третьего элемента И, первый вход третьего элемента И подключен к шине формированиямассива, вторые входы третьего элемента И и элемента И-НЕ и третьи входы первого и второго элементов И каждого логического блока, кроме первого, подключены к выходу третьего элемента И, предшествующего логическогоблока, вторые входы третьего элемен-,та И и элемента И-НЕ и третьи входыпервого и второго элементов И первого логического блока подключены кшине блокировки обращения, выходтретьего элемента И последнего логического блока является индикаторнымвыходом устройства.