Постоянное запоминающее устройство с коррекцией информации

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...

Номер патента: 1501071

Опубликовано: 15.08.1989

Авторы: Бабкин, Кабардин, Коробков, Шитиков

МПК: G06F 13/00

Метки: блоков, группой, памяти, процессора, сопряжения

...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...

Номер патента: 1587518

Опубликовано: 23.08.1990

Авторы: Коробков, Шитиков

МПК: G06F 13/00

Метки: блоков, группой, памяти, процессора, сопряжения

...счетчиков 4, то на выходе дешифратора 10 появляется сиг 5 нал, разрешающий работу дешифратору 11 и дешифратору 9. Так как с выхода регистра 8 на информационные входы дешифратора 9 поступает код адреса одного из функциональных узлов, то один из выходов этого дешифратора активируется и тем самым разрешает работу одному из Функциональных узлов (триггеру 13 или одному из дешифраторов 12, 151, 15.2, 16). На этом ад ресная часть цикла любого обмена завершается.Цикл "Вывод". В этом цикле процессор после установки на магистрали сигнала "ОБМ." снимает с магистрали адрес 20 и выставляет данные, предназначенные для вывода на магистраль. Эти данные через приемопередатчики 7 поступают на информационные входы функцирнальньж узлов; триггера 13,...

Номер патента: 737952

Опубликовано: 30.05.1980

Авторы: Багаев, Ким, Сахин

МПК: G06F 9/00

Метки: буферной, памятью

...на фиг.З - один из индикаторов значимости.Схема устройства содержит буферную память 1, память 2 битов значимости, адресную память 3, регистр 4 35адреса, шифратор 5, блок 6 сборки,входной регистр 7 индекса, входнойрегистр 8 базы, регистры 9,1-9 п индекса, группу блоков 10.1-10.п сравнения индекса, регистры 11.1-11.п 40базы, группу блоков 12.1-12,п сравнения баз, блоки 13.1-13.п сбвпадения(группа элементов И), индикаторы14.1-14.п значимости (группа регист-,ров значимости), индикатор (регистр)15 заполнения, блок 16 коммутации,указатель (счетчик) 17 сектора замещения, дешифратор 18, индексный вход19, базовый вход.2 О, вход 21 полногообнуления буферной памяти, вход 22 50частичного обнуления буферной памяти,информационный вход...

Номер патента: 824316

Опубликовано: 23.04.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: памяти, постоянной

...4, подвоздействием управляющего сигнала,осуществляют выбор из образуемыхконтрольных сумм строк, младшего изразрядов, принадлежащих столбцу, вкотором обнаружена ошибка. Элементыб И обеспечивают выделение подмножестн номеров двоичных единиц информации,. образующих проверки Хэммингадля данного разряда, а в схеме 7 осуществляется суммирование по модулюдва информации указанных подмножеств,Каждая из проверок Хэмминга производится триггером схемы 7 и связаннымс ним элементом б И, пропускающиминформацию, считываемую из блока 2,навход триггера схемы 7 при разрешающем сигнале с триггера счетчиков .1адресов, связанного с управляющимвходом этого элемента б И. Кроме того, один иэ триггеров схемы 7 обеспечивает образование суммы по модулюдва...