Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) 4 С 11 С 19/00 РЕТЕНИ ЕПЬСТ 3 ОСУДАРСТВЕННЫИ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОПИСАНИЕ К АВТОРСКОМУ С(54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО(57) Изобретение относится к области вычислительной техники и может быть использовано в качестве буферного, запоминающего устройства в системах сбора, регистрации и обработки измерительной инфорации. Цель изобретения состоит в повышении надежности устройства за счет обеспечения резервирования блока памяти в тех случаях, когда величина блока обмена информацией по крайней мере в два раза меньше используемого в устройстве блока памяти. Устройство содержит блок памяти, счетчики, блок контроля, элементы И, ИЛИ, триггеры, мультиплексор, блок синхронизации. 2 ил.1Изобретение относится к вычислительнойтехнике и может быть использовано в качестве буферного запоминающего устройства в системах обработки информации исистемах передачи информации,Цель изобретенияповышение надежности устройства.На фиг, приведена схема буферного запоминающего устройства (БЗУ); на фиг.2 -схема алгоритма работы блока синхронизации.Устройство содержит блок 1 памяти, информационный вход 2, информационный выход 3, первый счетчик 4, блок 5 контроля,элемент И 6, первый элемент ИЛИ 7, первыйтриггер 8, второй триггер 9, второй счетчик10, мультиплексор 11, первый вход 12 управления устройства, блок 13 синхронизации,второй управлнощи й вход 14 устройства,третий урав,якций вход 15 устройства, управляющий выход 16 устройства, второй элемент ИЛИ 17, четвертый управляющий вход8 устройства.Блок 13 синхронизации содержит постоянное запоминающее устройство (ПЗУ) 19,регистр 20, мультиплексор 21, элемент ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ 22, тригер 23, элементИ 24, вход 25 тактовых импульсов.Блок 3 синхронизации реализует алгоритм представленный на фиг.2, следующимобразом. В ПЗУ 19 хранятся микрокоманды,вклочаощие значения выполняемых микроопераций и адреса следующей за текущеймикрокоманды. По частоте на входе 25 производися запись в регистр 20 адреса выполняемой микрокоманды. По этому адресупроизводится считывание из ПЗУ 19 сигналов микроопераций, выполняемых в этом такте, и адрес следующей микрооперации. Поадресу выполняемой микрокоманды мультиплексор 21 производит опрос состояния одного из своих входов. Если на соответствующем входе есть сигнал-усилие, то элемент ИСКЛЮЧА 10 ШЕЕ ИЛИ 22 изменяетзначение младшего разряда следующей микрокоманды.В исходном состоянии сигнал начальнойустановки с входа 18 устройства поступаетчерез второй элемент ИЛИ 7 на вход записи первого счетчика 4 и заносит в него кодобъема блока обмена с входа 12 устройства.Информация поступает на вход 2 в сопровождении синхроимпульса на входе 14,по которому блок 13 синхронизации формирует сигнал на пятом выходе, который сбрасывает триггер 8, и на первом выходе, который поступает на управляющий вход блока 1памяти, осуществляя запись информации.Далее блок 13 синхронизации формируетсигнал, который с третьего выхода поступает через элемент ИЛИ 7 на счетныйвход первого счетчика 4 адреса, уменьшаяего содержимое на единицу. Таким образом,производится запись в блок 1 памяти поадресам, формируемым счетчиком 4. 5 1 О 5 20 25 30 35 40 45 50 55 При заполнении блока 1 памяти на управляющем выходе первого счетчика 4 формируется сигнал, поступающий на первый вход блока.13 синхронизации. На четвертом выходе этого блока формируется сигнал, который поступает через второй элемеп ИЛИ 17 на вход записи счетчика 4 ч записывает в него код, поступающий на вход 12.В ПЗУ 19 вырабатывается сигнал, который поступает на триггер 23 и устанавливает его. Установленный триггер 23 указывает, что в БЗУ записан заданный блок информации. Источник прекраает вьдачу информации на запись в БЗУ, блок 1 памяти устанавливается в режим чтения, и приемник считывает первое слово информации. Приняв первое слово информации, приемник формирует сигнал, который поступает на второй управляющий вход 15 устройства, через элемент ИЛИ 7 на счетный вход первого счетчика 4 адреса и уменьшает его содержимое на единицу, поступает на первый триггер 8 и устанавливает его, а также на первый вход элемента И 6, второй вход которого соединен с выходом блока 5 котполя, сигнал на выходе которого формируется в случае обнаружения ошибки при считывании информации из БЗУ и устанавливает триггер 9 при появлении сигнала на входе 15.При считывании последнего слова из памяти на управляюнкм вь;ходе первого счетчика 4 формируется сигнал, который поступает на первый вход блока 13 с:нхронизации. По этому сигналу блок 13 сихронизации формирует ичетвертом выходс сигнал, который поступает через второй элемент ИЛИ 17 на вход записи счетчика 4 и записывает в него ксд, поступающий на вход 12. Этот же сигнал, охдя через элемент И 24, который открыт, так как взведе: триггер 23, сбрасывает триггер 23.Сброшенный трн гер 23 указывает, что заданный блок считан из БЗУ. Приемник прекращает прием информации из БЗУ, источник начинает выдачу информации, и олок 1 памяти устанавливается в режим записи. Если при считьванин информации из БЗУ была обнаружена он.ибка, то триггер 9 установлен. По приходу синхроимпульса на вход 14 блок 13 синхронизации формируег на пятом выходе сигнал, сбрасывающий триггер 8, которьй в свою очередь сбрасывает триггер 9. По заднему фронту сигнала с триггера 9 счетчик 10 изменяет свое состояние на единицу. Этот код поступает через му,.ьтисексор 11 на дополнительные входы адреса блока 1 памяти и выбирает другую обласгь памяти, куда производится запись принимаемой информации.Устройство осуществляет обмен данных блоками заданного объема. В зависимости от соотношения объемов блока обмена и блока памяти производится резервирование ем1278981 Формула изобретения тель . Вер фуКулаковКорректор МПодписноекомитета СССРи от крытийская наб., д. 4/5од, ул. Проектная,Соста Техред Тираж 5 осуди рс м изо а, ж - атент,Редактор В. ДаЗаказ 6847/54 ксимиьнинеи ВНИИПИ Г ло дела 13035, Москв Филиал ППП Птвенного ретений 35, Рау г. Уж го 3кости блока памяти. При считывании информации из отказавшей области памяти дальнейшая запись информации производится в иругую область памяти. Буферное запоминающее устройство, содержащее блок памяти, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, адресные входы блока памяти соединены с одними информационными выходами первого счетчика, информационный вход которого является первым управляющим входом устройства, управляющий вход блока памяти подключен к первому выходу блока синхронизации, первый вход которого соединен с управляющим выходом первого счетчика, а второй вход является вторым управляющим входом устройства, управляющим выходом которого является второй выход блока синхронизации, отличающееся тем, что, с целью повышения надежности, оно содержит мультиплексор, второй счетчик, первый и второй триггеры, первый и второй элементы ИЛИ, элемент И и блок контроля, входы которого соединены с информационными .выходами блока памяти, выход блока контроля подключен к первому входу элемента И, второй вход которого является третьим управляющим входом устройства и соединен с первым входом первого триггера и первым входом первого элемента ИЛИ, второй вход и выход которого подключены соответственно к третьему выходу блока синхронизации и счетному входу первого счетчика, вход записи которого сое динен с выходом второго элемента ИЛИ,один вход которого является четвертым управляющим входом устройства, а другой вход соединен с четвертым выходом блока синхронизации, пятый выход которого подключен к второму входу первого триггера, выход которого соединен с первым входом второго триггера, второй вход и выход которого подключены соответственно к выходу элемента И и счетному входу второго счетчика, выход которого соединен с первым информационным входом мультиплексора, второй информационный вход которого подключен к другому информационному выходу первого счетчика, управляющий вход и выход мультиплексора соединены соответственно с первым управляю 1 цим входом устройства и 25 дополнительным адресным входом блока памяти.