G06F — Обработка цифровых данных с помощью электрических устройств

Страница 715

Устройство для синхронизации работы двух процессоров с общим блоком памяти

Загрузка...

Номер патента: 1798794

Опубликовано: 28.02.1993

Авторы: Нейко, Ромашин

МПК: G06F 13/18

Метки: блоком, двух, общим, памяти, процессоров, работы, синхронизации

...34 и 36,записи информации в устройство 25 со входов 45 и 50 и выбора элементов И 37 и 39 совходов 43 и 48, связанных с интерфейсамисоответственно первого и второго процессоров,Переключение выходов триггеров 7 и о,соединенных с выходами 22 и 21 прерывания устройства в активное состояние, вызывает прерывание основной программысоответствующего процессора и переход навыполнение программы прерывания поданному уровню,Изменение состояния выходов триггеров 8 и 10 производится следующим обра 20 зом, На их информационные входыпоступают сигналы с выходов элементов И5 и 6, вторые входы которых соединены совторыми информационными выходами шинных формирователей 1 и 2 соответственно,Прохождение активных сигналов с данных выходов шинных...

Ячейка однородной вычислительной структуры

Загрузка...

Номер патента: 1798795

Опубликовано: 28.02.1993

Авторы: Дычаковский, Кузьмин, Стрельченок, Шостак

МПК: G06F 15/00

Метки: вычислительной, однородной, структуры, ячейка

...импульса напрякения, 25поступающего через программный входУВП в режиме выполнения команд, Это приводит к тому, что управляющие. сигналы, поступающие из регистра команд 5 навыходные коммутаторы 21, 22, блокируются, а управление работой выходного комму. татора 23 осуществляется счетчиком 16.Содержимое счетчика 16 меняется под воздействием импульсов, поступающих по программному входу.5, В этом случае время 35взаимодействия абонентов через ВЯ ОВСопределяется промекутком между импульсами, поступающими по программному входу 5, Сброс этого режима осуществляетсяпервым тактовым импульсом по входу 7 в 40режиме программирования,Формула изобретенияЯчейка однородной вычислительнойструктуры, содержащая два входных коммутатора, коммутатор...

Система коммутации устройств обработки информации

Загрузка...

Номер патента: 1798796

Опубликовано: 28.02.1993

Авторы: Бобков, Коновалов, Кудряшов, Петров, Полковников

МПК: G06F 15/16

Метки: информации, коммутации, устройств

...и нулевым состоянием триггера 26 прерывания в соответствующем устройстве 6 управления обменом, При поступлении в систему нового, более приоритетного, запроса от любого другого абонента на выходе первой схемы 22 сравнения приоритетов будет выработан сигнал логического нуля, который переведет триггер 20 в нулевое состояние, Первая группа 14 элементов И окажется закрытой, и выдача кода маршрута через одноименные выходы устройства 6 управления обменом на шину 9 управления будет заблокирована. В результате произойдет разрыв соединения между взаимодействующими абонентами 2. Одновременно сигналом логического нуля с выхода триггера 20 маршрута снимается запрет на установку триггера 26 прерывания и запускается узел 25 формирования сигналов...

Многопроцессорная система

Загрузка...

Номер патента: 1798797

Опубликовано: 28.02.1993

Авторы: Гаврилов, Гончаренко, Дорожкин, Жабин, Ишутин, Макаров, Савченко, Ткаченко

МПК: G06F 15/16

Метки: многопроцессорная

...линии запрет ПД между процессорнь 1 ми блоками 1,1 и 1,2 появится при этом низкий уровень, который через элементы 7,2 и 8,2 откроет дешифратор 9,2. При этом на информационном входе второго триггера 6.2 установится низкий уровень. Но сигнал ППД 2 на входе процессорного блока 1.2 не появится, так как низкий уровень нэ тактирующем входе второго триггера 6,2 (СИА 1) запрещает запись в него, По окончании обмена процессорный блок 1,1 сбрасывает сигналы ТПД 1, СИА 1, На выходе второго триггера 6,1 сбрасывается, а на выходе второго триггера 6,2 устанавливается сигнал ППД.Элементы задержки 8.1,8,М служат для задержки сигналов, открывающих дешифраторы 9,19,М на время, достаточное для переключения первых триггеров 4,1,4,Й, Необходимость такой...

Многомашинная вычислительная система

Загрузка...

Номер патента: 1798798

Опубликовано: 28.02.1993

Авторы: Гаскель, Исаев, Ткачева

МПК: G06F 15/16

Метки: вычислительная, многомашинная

...- тот же сигнал из ЭВМ, являю 40 щейся "соседом справа" для проверяющегоблока 1,Т,е. для блока 11 проверяющей будетблок 14, а ее соседом справа - блок 1 з, поэтому на первом и втором входах элемента45 И-НЕ 9 блок 11 будут сигналы "Контрольныевыходы" 19 и 18 соответственно. ЭлементИ-НЕ 9 сработает по единичному сигналу."СРВ" 13, который вырабатывается ЦП контроля системы после сигнала СНК 14 через50 некоторый промежуток времени, достаточный для того, чтобы все блоки 1 успели проверить друг друга и выставить бит контроляв РгВ 3.Если, например, блок 11 неисправен, а55 блок 1 з("сосед справа") для блока 14(исправен, то на первый вход элемента И-НЕ 9. блока 11 поступит лог, "0", а на второй -лог.1, При поступлении сигнала СРВ 13...

Многопроцессорная вычислительная система

Загрузка...

Номер патента: 1798799

Опубликовано: 28.02.1993

Авторы: Вдовиченко, Кишенский, Панова, Христенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...подсчитывающего число хранящихся в блоке 2 50 заявок. Если же в триггере 25 признак равен"0", сигнал на выходе блока 6 отсутствует, т.е, заявка игнорируется.Блок памяти 1 работает как кольцевойбуфер. Считывание из него очередной заяв ки осуществляется по сигналу запроса процессора 2 (первого). Адрес считываемой ячейки определяет счетчик 11 адреса считывания, одновременно его содержимое инкрементируется при считывании, а содержимое счетчика 10 декрементируется. Считывание очередной заявки осуществляется в том случае, если в блоке 1 имеется хотя бы одна заявка. Если заявок нет, с выхода обнуления счетчика заполнения 10 формируется положительный сигнал, запрещающий прохождение сигнала запроса на блок памяти 1. При запрете на...

Отказоустойчивая вычислительная система

Загрузка...

Номер патента: 1798800

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 15/16

Метки: вычислительная, отказоустойчивая

...равно ли содержимое ячейки М коду конца инструкции ЕКИ. Если КЕКО, топеременной А присваивается значение А+2и алгоритм повторяется начиная с точки"М 2". Если йЕИО, то номер инструкциисравнивается с номером К последней инст-рукции,ПриФ К, переменнойприсваиваетсязначение +1 и алгоритм повторяется с точки"МЗ", При= К ВУ 1 выходит из режимадоступа в память, снимая сигналы ЗМ иТДП. После чего ВУ 1 выходит из режимапрерывания, и все исправные ВУ продолжают работу в соответствии с измененной инструкцией,Таким образом, после отказа ВУ 1, егопрограмму будет выполнять соседнее исправное младшее по приоритету ВУ 1.Кроме того, при отказе ВУ 1 с соответствующего выхода 21 признака отказа устройства 2 контроля через линию 15 признакаотказа...

Устройство для реконфигурации многопроцессорной системы

Загрузка...

Номер патента: 1798801

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 11/20, G06F 15/16

Метки: многопроцессорной, реконфигурации, системы

...отказа в последнем будет сформирован код, соответствующий каналу 1, который с выхода 24 отказа выставил на вход 28 блока 2 свой сигнал отказа. После этого с выхода 29 синхронизации блока 2 сигнал синхронизации запишет в триггер 15 "0". СИгналом низкого уровня с единичного выхода триггера 15 будет закрыт элемент И 11. Этот же сигнал поступит на коммутационный выход 25, который отключит входы и выходы отказавшего процессора от системной шины. Сигналом высокого уровня с нулевого выхода триггера 15 закрывается элемент ИЛИ-НЕ 5, отключая сигнал отказа отказавшего процессора от входа 19 канала 1,По программе обслуживания (см. фиг, 3)прерывания по отказу процессор считывает с выхода 27 устройства из блока 2 код йо отказа, который...

Резервированная вычислительная система

Загрузка...

Номер патента: 1798946

Опубликовано: 28.02.1993

Авторы: Беззубов, Гуляев, Кравцов, Осипов, Эйдельсон

МПК: G06F 11/20, H05K 10/00

Метки: вычислительная, резервированная

...поступают в узел 29 преблоков, входящих в систему, поступает" на рыванияпо цепям 55; 55 - И на входы уставходы узла 27 управления реконфигурацией по шинам 35-1; 35 - М. Информация, опреденовки триггеров 50; 50-М-формирователей сигналов ОТВ(СИП) всех каналов; на разреляющая конфигурацию системы, поступает шающие входы магистральных 53; 53 - М на.входы узла 27 управления реконфигура- приемопередатчиков и на входы установкицйей по шинам 36 - 1; 36 - И. Входная инфор-: триггеров 51; 51 - й. мация записывается во входные 39.; 40 регистры узла 27 управления реконфигураТаким образом, по сигналам ППР адресвектора прерывания через магистральные цией и далее поступает на адресные входы 40 53; 53 - И приемопередатчики поступает на постоянных...

Устройство для ввода информации

Загрузка...

Номер патента: 1800452

Опубликовано: 07.03.1993

Авторы: Ноянов, Черных, Шаханов

МПК: G06F 3/05

Метки: ввода, информации

...сигналы с выходов блока 9 снимаются, а в счетчик 13 записывается первая единица;- в момент времени т 4 микропроцессор 18 формирует первую команду СЯ 1 обращения к АЦП 3, по которой закрывается элемент И 4, а на шину 14 выводится информационный код 1-1, считываемый в ОЗУ 20 по начальному адресу, записанному ранее в регистровую пару ОЕ;- при снятии управляющей команды СЯ 1 на выходе элемента И 4 восстанавливается сигнал высокого уровня, О-триггер 6 вновь переводится в единичное состояние, закрывая элемент И 11, вследствие чего на выходы блока 9 выводится адресный код КОО 002, хранящийся в его ячейках памяти с порядковым номером 001, и начинается новый цикл преобразования аналогового сигнала в информационный код КОО 1 - 2, который...

Сумматор по модулю три

Загрузка...

Номер патента: 1800453

Опубликовано: 07.03.1993

Авторы: Авгуль, Супрун

МПК: G06F 7/49

Метки: модулю, сумматор, три

...два реализует ивном случае,входы 8 и 9 - соответственно старший у 2 и младший у 1 разряды второго операнда У = =2 у 2+ у 11800453 Таблица работы сумматора-вычитателя На выходах 10 и 11 реализуются соответственно значения старшего з 2 и младшего з 1 разрядов суммы Я = 2 зг + з 1 по модулю три входных операндов, т.е. Я =(Х т)аоб 3.На выходах 12 и 13 реализуются соответственно значения старшего г 2 и младшего г 1 разрядов разностий=2 гг+г 1 по модулю три входных операндов, т.е, й = (Х - У)аоб 3,Работа сумматора по модулю три поясняется следующей таблицей.Достоинствами сумматора являются широкие функциональные возможности и высокое быстродействие. Так, по сравнению с прототипом, сумматор реализует дополнительно операцию вычитания по...

Накапливающий сумматор

Загрузка...

Номер патента: 1800454

Опубликовано: 07.03.1993

Авторы: Ткаченко, Харламов, Шарафутдинов

МПК: G06F 7/49

Метки: накапливающий, сумматор

...переноса сигнал, участвующийв сложении,Элемент И 2 формирует из сигналов переноса сигнал переноса в соседние разряды.55 Элемент задержки 21 предназначен длясогласования времени поступления на элемент ЗАПРЕТ второго слагаемого данногоразряда и первого слагаемого из ( + 1)-горазряда.Элемент ЗАПРЕТ 20 разрешает прохождение второго слагаемого данного разряда при отсутствии первого слагаемого в( + 1)-м разряде.Элементы И 4, И 17, И 18 разрешают прохождение слагаемых из соседних разрядов и сигнала переноса в ( - 2)-й разряд при суммировании чисел в "фибоначчиевой" системе счисления.Введенные новые элементы и связи составляют существенные отличия предлагаемого сумматора от прототипа и ведут к повышению быстродействия.Устройство работает...

Устройство для преобразования координат

Загрузка...

Номер патента: 1800455

Опубликовано: 07.03.1993

Авторы: Борисенко, Жалило

МПК: G06F 7/544

Метки: координат, преобразования

...мультиплексоры 64,164.9 с первого по девятый соответственно, Элементывходного коммутатора 58 соединены по схеме, приведенной на фиг.10.50 Блок 60 формирования координат(фиг,11) содержит умножители 65.165,9 спервого по девятый и сумматоры 66.166.6с первого по шестой соответственно. Элементы блока 60 формирования координат55 соединены по схеме, приведенной нафиг.11. Выходной коммутатор 62 (фиг.12) содержит мультиплексоры 67.1, 67.2, 67,3 с первого по третий соответственно. Элементывыходного коммутатора 62 соединены посхеме, приведенной на фиг.12. 5 10 15 20 25 30 35 40 45 50 55 Блок 68 вычисления координат во взаимной системе (фиг.13) содержит первую 69 и вторую 70 группы входных шин, пять 71,1,.,71,5 квадраторов, три 76.176.3...

Устройство для контроля и реконфигурации резервируемых блоков

Загрузка...

Номер патента: 1800456

Опубликовано: 07.03.1993

Авторы: Байда, Литвиненко, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: блоков, резервируемых, реконфигурации

...анализа 12, Следовательно, единица появится на первом, третьем и четвертом выходах (состояние 3 в таблице фиг.2) блока анализа 12, В единичное состояние переКлючаются триггеры 5 и 7 группы триггеров, на вход же регистра данных 14 должен быть скоммутирован выход второго резервируемого блока 2, т.е. на вход А 1 мультиплексора должен быть подан нуль, а на АО - единица. Так как на выходе коммутатора отказов 23 - единица, то на выходе элемента ИЛИ 27 - нуль, А 1 = О, На обоих прямых входах элемента И 35 - единицы, поступающие с выходов коммутаторов 21 и 23, и на инверсном - нуль, с выхода коммутатора 22, следовательно, на его выходе будет единица, которая через элемент ИЛИ 26 поступит на вход АО коммутатора данных 13, На вход регистра 14...

Трехканальное мажоритарно-резервированное устройство

Загрузка...

Номер патента: 1800457

Опубликовано: 07.03.1993

Авторы: Борзенко, Мартыненко, Мкртчян

МПК: G06F 11/18, H05K 10/00

Метки: мажоритарно-резервированное, трехканальное

...на входахсхемы 6 не совпадает, то на ее выходе появляется единичный сигнал, который черезэлемент И 11 подается на управляющийвход коммутатора 5, подключающего на выход резервируемого блока третьего канала,Таким образом, выход резервируемого блока 1 первого канала отключается от входовмажоритарных элементов.Уменьшение достоверности информации на выходах может быть вызвано отказом мажоритарных блоков. В качестве 5 10 15 20 25 30 35 40 45 примера рассмотрим отказ мажоритарного блока 7 первого канала. Выход элемента 7 соединен с блоком 8 свертки и информация с его выхода сравнивается с информацией с выхода мажоритарного элемента 13 схемой 10. При ее несравнении на выходе схемы 10 появляется сигнал высокого уровня, обеспечивающий...

Устройство для формирования тестов

Загрузка...

Номер патента: 1800458

Опубликовано: 07.03.1993

Авторы: Андреев, Водовозов, Лабичев, Щербаков

МПК: G06F 11/26

Метки: тестов, формирования

...12 данных любой детерминированный заранее рассчитанный тест. Вход 1 ПУСК в этом случае выполняет функцию входа синхронизации устройства.Режим формирования псевдослучайного теста предваряет установка на входе 16 единичного уровня сигнала и запись в счетчик 1.1 в блоке 1 управления кода, определяющего количество тест-слов псевдослучайного теста. Количество тест слов определяется разностью максимального кода счетчика 1.1 и начального кода. Коротким единичным импульсом на входе 14 ПУСК устройства устанавливается в единичное состояние триггер 1.3 в блоке 1, чем разрешается прохождение импульсов с выхода синхрогенератора 1,2 через первый элемент И 1,5 на вход адресного счетчика 1.6, Одновременно через второй элемент 1,10 И названный импульс...

Устройство для сопряжения с датчиками

Загрузка...

Номер патента: 1800459

Опубликовано: 07.03.1993

Авторы: Криворучко, Тельнов

МПК: G06F 13/00

Метки: датчиками, сопряжения

...показательной системе кодирования и поступит через выход 42 устройства на обработку в СВМ интегрирующего типа, оперирующего с приращениями в показательной системе кодирования,По окончании и-й итерации сигнал устройства, пройдет через элемент И 34, открытый в и-ой итерации единичным сигналом с п-го выхода дешифратора 9, и, задержавшись на 1/2 такта на элементе задержки 13, поступит через элемент ИЛИ 10 на входы установки в нуль триггера 6 и счетчика 8 и установит их в нулевое состояние, В результате устройство подготовится к выполнению новой операции по съему информации с цифровых датчиков.По окончании обработки в СВМ интегрирующего типа прираЩений первой точки съема информации из СВМ поступает новый запрос на съем информации, который...

Устройство для сопряжения цифровых вычислительных машин

Загрузка...

Номер патента: 1800460

Опубликовано: 07.03.1993

Автор: Богатырев

МПК: G06F 13/36

Метки: вычислительных, машин, сопряжения, цифровых

...слово-ответ на внутреннюю магистраль 35 и по сигналу на входе 34 записывает это слово в регистр 6, Записи слова-ответа в регистр 8 не происходит и в нем сохраняется адрес ЭВМ-приемника по ранее выработанному (занесенному в триггер 56 арбитра 18 и в триггер 13) и необслуженному запросу на передачу пакета, При записи "1" в триггер 16, производимой по сигналу на входе 34, формируется сигнал запуска кодера-декодера 5. Но так как после предыдущей передачи (от ЭВМ-инициатора к адресуемой ЭВМ) по сигналу на выходе 48 стробирования приема, вырабатываемого во всех каналах, в регистр 12 записан "О", то слово-ответ передается как слово данных. В ЭВМ-инициаторе передачи, захватившей магистраль, при передаче предыдущего слова сигналом на входе 44...

Генератор случайного потока импульсов

Загрузка...

Номер патента: 1800597

Опубликовано: 07.03.1993

Автор: Борисов

МПК: G06F 7/58, H03K 3/84

Метки: генератор, импульсов, потока, случайного

...с вторыми входами блоков 4 сравнения;Блоки 2-5, 7, 8 выполнены так же, как и в прототипе, Элемент ИЛИ б является стандартным элементом импульсной техники.Работает генератор случайного потока импульсов следующим образом. При подаче импульса запуска в выходную цепь счетчика 7(средства на чертеже не показаны)датчики 2 вырабатывают случайные числа с равномерным распределением в фиксированном диапазоне, а генератор 8 ,перезапускается и вырабатывает экспонен. циально-нарастающее напряжение. При равенстве сигналов на входах блоков 4 сравнения на их выходах вырабатываются импульсы, которые преобразуются к требуемому виду формирователями 5. Поскольку сигналы на выходах датчиков 2 всех датчиков 1-11-и случайны, то моменты появления импульсов...

Устройство циклического приоритета

Загрузка...

Номер патента: 1802361

Опубликовано: 15.03.1993

Авторы: Богумирский, Цыганков

МПК: G06F 9/46

Метки: приоритета, циклического

...высокий уровень подается на закрытый триггером 10 элемент И 12. Если в процессе последующего поиска запросов в разряде регистра 1 найден запрос, то появляется единичный потенциал на выходе соответствующего элемента И 3, в результате чего закрывается элемент 7 запрета и подтверждается нулевое состояние триггера 9. Содержимое регистра 2 не изменяется, так как запись в него заблокирована. Устройство переводится в состояние ожидания окончания обслуживания очередного запроса. Если следующий запрос во время обслуживания очередного запроса не найден, то устройство в состояние окидания не переводится и осуществляется циклический сдвиг единицы в регистре 8 для обнарукения запроса.Пусть установлен режим квантования времени, Тогда после...

Система коммутации устройств обработки информации

Загрузка...

Номер патента: 1802362

Опубликовано: 15.03.1993

Авторы: Бобков, Коновалов, Кудряшов, Петров, Полковников

МПК: G06F 15/16

Метки: информации, коммутации, устройств

...сигнал логи ч ской единицы, и вновь выполняется и оцедура захвата маршрута, Ее отличие от и оцедуры первоначального захвата заключ ется в выдаче взаимодействующим абонентам - инициатору и получателю - 45 и(ипульса "восстановление". Это происходМт после установки триггера 18 маршрута в стройстве 6 управления обменом, эакрепл нного за абонентом-инициатором прер энного обмена, в единичное состояние. С гнал логической единицы с выхода тригг ра 18 поступает на первый сбросовый вход триггера 20 прерывания и переводит его в нулевое состояние. Перепад потенциала на выходе триггеоа 20 возбуждает информационный вход узла 21 формирования сигналов восстановления, который вырабатывает соответствующий импульс. Этот импульс поступает на...

Генератор импульсов со случайной длительностью

Загрузка...

Номер патента: 1802401

Опубликовано: 15.03.1993

Авторы: Величко, Калабашкин, Лавров, Попов, Розанов

МПК: G06F 7/58, H03K 3/84

Метки: генератор, длительностью, импульсов, случайной

...с выхода высокочастотного генератора 5 (фиг.2 б) прекращают поступать на входсчетчика 8 (импульсов). Импульсы с высокочастотного генеоатора 5 поступают через третий элемент задержки на вход второго счетчика 9 (импульсов) (фиг,2 д) через интервал времени т. Запускающих сигнал, задержанный первым элементом 1 задеркки на время т,1, необходимое для завершения переходных процессов в счетчиках 8 и 9, поступает на объединенные входы элементов И группы. При этом содеркимое разрядов счетчиков 8 и 9 с 1-го по К-й переписывается в соответствующие разряды регистра 11 сдвига со 2-го по ц-й.Содержимое разрядов второго счетчика в предполагаемом генераторе поступает наинверсные входы группы элементов И 10 для обеспецения выполнения условия...

Модуль для вычисления булевых функций

Загрузка...

Номер патента: 1803908

Опубликовано: 23.03.1993

Авторы: Левашенко, Морозова, Шмерко, Янушкевич

МПК: G06F 7/04

Метки: булевых, вычисления, модуль, функций

...регистра 20 5, роисходит сдвиг его содержимого на одав разряд влево (в сторону старших разряд в), По сигналу, поступающему на вход раз ешение записи регистра 5 через время Ж с выхода элемента задержки 6, осущест вля тся запись сдвинутого содержимого в рег стр 5 (в его первый разряд записывается информация, поступающая с первого выход коммутатора 2).На втором и последующих тактах(по 2" 30 -й т кт включительно) эта процедура порторяе ся для элементов х , , х ", В рез льтате на 2" -м такте в первом, втором,-м разрядах регистра 5 наход 2 ятся зна ения элементов х " У, х( "),35 хи оответственно,а (2" + 1)-м такте 2" + 1)-й элемент х " У вектора значений Х = хУ Ух У.х( " пер дается с первого информационного вхо а первого коммутатора 2 на...

Устройство для упорядочения массива чисел

Загрузка...

Номер патента: 1803909

Опубликовано: 23.03.1993

Авторы: Авдоничев, Водяницкий, Макаров, Столяров

МПК: G06F 7/06

Метки: массива, упорядочения, чисел

...элемента задержки, два мультиплексора, причем выход -го разряда регистра начала зоны, где = 1, 2, ., и, п - количество разрядов адреса чисел массива, соединен с первым входом 1-го элемента И первой группы, вторые выходы элементов И первой группы подключены к входу запуска устройства, выходы -х элементов И первой и второй групп соединены с -ми информационными входами счетчиков соответственно начала и конца зоны, выходы -х разрядов которых соединены с входами -х разрядов соответственно первой и второй, групп информационных входов элемента сравнения и с первыми входами элементов И соответственно третьей и четвертой групп, выходы которых соединены соответственно с первым и вторым входами -го элемента ИЛИ первой группы, выход которого...

Устройство отождествления

Загрузка...

Номер патента: 1803910

Опубликовано: 23.03.1993

Авторы: Костоглотов, Таран, Хуторцев, Часнык

МПК: G06F 7/06

Метки: отождествления

...15 соответственно блоков 1,1 и 2.1 к дефлекторами 9. Первый импульс с генератора импульсов 3 (см, фиг, 8.1) подается на первые входы элементов И 23 и 24, на вторые входы которых поступают импульсы соответственно с инверсного(нулевого) и прямого (единичного) выходов триггера 25. В результате импульсы с генератора 3 будут поступать на управляющий вход коммутатора 11 и синхровход модулятора 6: По первому импульсу с генератора 3 на выходе дефлекторэ 8 формируется луч, имитирующий линию положения с пеленгами, выданными во втором наборе, - блок 2.1. Этот луч засветит определенный элемент матрицы фоточувствительных элементов 16, По окончании действия первого импульса коммутатор 11 подключит следующий, второй, блок 2.2 регистров хранения...

Сумматор по модулю пять

Загрузка...

Номер патента: 1803911

Опубликовано: 23.03.1993

Авторы: Дорожинский, Супрун

МПК: G06F 7/49

Метки: модулю, пять, сумматор

...как быстродействиеустройства-прототипа равно 5 т, Также отметим, что сложность сумматора по числувходов логических элементов меньше, чемсложность устройства-прототипа, и равна51 (сложность прототипа равна 65).Ниже приведена таблица истинностилогических функций 21, 22 и 2 з, реализуемыхсумматором по модулю пять,15 Формула изобретенияСумматор по модулю пять, содержащий десять элементов И, три элемента ИЛИ-НЕ, три элемента ИЛИ и первый элемент ЗА ПРЕТ, причем входы первого, второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора,...

Суммирующее устройство

Загрузка...

Номер патента: 1803912

Опубликовано: 23.03.1993

Авторы: Исмаилов, Кокаев, Курбанов, Магомедов

МПК: G06F 7/50

Метки: суммирующее

...исходном состоянии регистры 13 обнулены,На информационные входы 9 устройства одновременно подаются К разрядов двоичного кода, которые в течение тактовогоимпульса, подаваемого по шине 11 определяют адрес слова, считываемого из блока 1и являющегося двоичным представлениемколичества единиц в вышеупомянутых Кразрядах двоичного кода. Считанное из блока 1 слово в том же такте через сдвиговыевходы записывается в регистры 13. работакоторых в режиме сдвига определяется управляющим сигналом на шине 17, которыйтакже запрещает работу элементов 7 задержки,В каждом последующем такте на информационные входы 9 устройства подаются очередные К разрядов двоичногокода, причем всего таких групп по Кразрядов должно быть не более К, т,е,разрядность...

Устройство для деления

Загрузка...

Номер патента: 1803913

Опубликовано: 23.03.1993

Авторы: Дьякова, Сафонова, Шостак

МПК: G06F 7/52

Метки: деления

...Если же на второй управляющий вход коммутатора 10, который подключен к второму выходу 39 блока 14 микропрограммного управления, поступает сигнал логической единицы, то на выход 23 коммутатора 10 с выхода 30 старших разрядов разности вычитателя 6 передается значение (к + 3) старших разрядов разности двухрядного кода очередного остатка (один разряд - слева от запятой, остальные - справа от запятой), Заметим, что с выхода 36 можно принимать (Е+ 2) старших разрядов делимого, так как в первом такте К цифр частного формируются по одному коду остатка,С помощью четвертого коммутатора 11 осуществляется передача на входы делителя блока 4 деления усеченных чисел значения (М+ 2) старших разрядов кода делителя (все разряды находятся справа от...

Устройство для умножения

Загрузка...

Номер патента: 1803914

Опубликовано: 23.03.1993

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...к младшим двоичным разрядам получившегося при этом 2 -разрядного произведения старшего 2 -ичного разряда1(1-го блока 2, сформированного в предыдущем такте и поступающего на вход первого слагаемого с выхода 11 -го регистра 3, а к старшим двоичным разрядам - младшего 2 -ичного разряда (1+ 1)-го блока 2, сформикрованного в этом же такте и поступающего на вход второго слагаемого 1-го блока 2 с выхода 10 ( + 1)-го блока 2. Причем, как видно из фиг, 4, подсуммирование второго слагаемого в блоке 2 осуществляется после того, как сформирован его младший разряд результата, который при дальнейших преобразованиях не изменяется, Сформированный -м блоком 2 старший разряд произведения в многорядном коде записывается в -й буферный регистр 3....

Устройство для умножения частоты

Загрузка...

Номер патента: 1803915

Опубликовано: 23.03.1993

Авторы: Кожевников, Скворцов

МПК: G06F 7/68

Метки: умножения, частоты

...обеспечивается достоверное функционирование устройства. Если частотатактовых импульсов 1 Т, а период входногосигнала (время между передними фронтамивходного сигнала) Тх, то за это время в счетТвхттчике 8 будет сформирован код М -- , где22 - коэффициент деления частоты тактовыхимпульсов делителем частоты, Этот код пе 12 и шину 13 потенциала "логической единицы", соединенные между собой функционально. 1 ил. реписывается в регистр 2, выходной код которого определяет коэффициент деления частоты тактовых импульсов управляемым делителем 9 частоты, Появление нулевого сигнала на выходе переноса этого счетчика обеспечивает переключение элементов И - НЕ 6 и 7, выходной сигнал которых используется в качестве выходного сигнала всего устройства и...