G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1711163

Опубликовано: 07.02.1992

Авторы: Ивановский, Кузнецов, Работько

МПК: G06F 9/46

Метки: заявок, обслуживания, приоритетного

...входом реверсивного счетчика, выход которого соединен с вторым входом делителя, первый вход которого соединен с выходом третьего блока элементов ИЛИ, -й вход которого соединен с выходом 1-го блока элементов И четвертой группы, выход делителя соединен с вторым входом второй схемы сравнения, первый вход которой соединен с входом установки устройства, выход второй схемы сравнения соединен с вторым входом четвертого элемента И, выход которого соединен с первым входом -го элемента ИЛИ второй группь.На чертеже приведена функциональная схема устройства,Устройство содержит регистр 1 заявок, группу схем 2 сравнения. группу регистров 3 приоритета, счетчик 4, группу элементов И 5, элементы ИЛИ б и 7, элемент И 8, генератор 9 тактовых...

Номер патента: 1711164

Опубликовано: 07.02.1992

Авторы: Голубцов, Кузнецов, Маленков, Пархоменко

МПК: G06F 9/46

Метки: приоритета

...триггер 5,1 остается в нулевом состоянии, дешифратор 10 закрыт и на выходах 20 устройства не появляется сигнал разрешения на обслуживание, Очередным положительным фронтом тактовой частоты из "О" в "1") счетчик 7 прибавляет единицу. Чуг ьтиплексор 6 на время выборки информации из блока 8 памяти закрыт, С появлением следующего логического "О" с выхода генератора 11 импульсов начинается анализ следующего кода, находящегося в первой чейке блока 8 памяти, на наличие по нему запроса. Если при анализе 1-го кода приоритета в 1-м разряде регистра 1 заявок оказывается 20 "1", триггер 5.1 ус" анавливается в единичное состояние, что разрешает работу дешифратора 10, и на соответствуюшзм выходе 20 устройства появляется сигн ал разрешения на...

Номер патента: 1711165

Опубликовано: 07.02.1992

Авторы: Дрозд, Йорданов, Лаздин, Полин

МПК: G06F 11/00, H03M 7/04

Метки: двоичном, единиц, коде, количества, п-разрядном, параллельного, счета

...З.К группы поступает для сложения на вход переноса Ро последующего сумматора З.К+1 группы. На входы переноса первых сумматоров каждой группы поступает нулевой уровень. Выходы переноса 5 сумматоров 3, К предыдущей группы поступают на входы А и В сумматоров З.К после, дующей группы, и которой также сигнал суммы каждого предыдущего сумматора З.К подается на вход переноса последую щего сумматора З,К+1, При этом с выходов суммы последних сумматоров З.К первой, второй и т,д. групп снимаются соответственно первый (младший), второй и т,д. (по количеству групп) разряды двоичного кода а 15 количества единиц числа А, Старший разряд кода а снимается с выхода переноса сумматоров З.К последней группы.Код а поступает на входы выходного...

Номер патента: 1711166

Опубликовано: 07.02.1992

Авторы: Бек, Моченков, Соколов, Тимонькин, Ткаченко, Харченко, Чернышов

МПК: G06F 11/00, G06F 11/26

Метки: анализа, вычислительных, производительности, систем

...36 выходов блока 6 задания режима (элемент И 21 открыт) и по второму нулевому управляющему входу, так как на нем стоит" нулевой потенциал с выхода обнуленного счетчика 14 числа формул-условий, По первому тактовому импульсу на группе выходов счетчика 12 исходного адреса формируется код адреса, по которому из блока 1 памяти считывается код первой команды исходной программы, Данный код по второму тактовому импульсу переписывается в регистр 7. Код операции, поступающий с группы 37 выходов регистра 7, является кодом адреса для блока 4 памяти, по которому из последнего считываются соответствующие коду операции исходной программы код числа формул-условий гоуп 5 10 15 20 25 30 35 40 пы 34 выходов блока и код базового адреса первой...

Номер патента: 1711167

Опубликовано: 07.02.1992

Авторы: Мощицкий, Соколов, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18

Метки: выбора, мажоритарного, сигналов

...устройство одновременно и принимает и выдает информацию, а снимается в момент, когда в устройстве заканчивается один из этих и роцессов.Блок элемента ИЛИ 41 служит для правильного размещения в разрядах регистра 5 младших разрядов сообщения с выхода блока 8 и смыкания их с частью старших разрядов, поступающих с выходов регистра 4 на вход О 1 регистра 5.Элемент 39 задержки служит для получения сдвинутой во времени последовательности синхроимпульсов. Временная задержка синхроимпульсов должна быть больше, чем время последовательного срабатывания элемента И 34, счетчика 12, триггера 14, элемента И 36. Формирователь 40 одиночного импульса формирует импульс, указывающий об окончании выдачи очередного сообщенияиз устройства. Он запускается...

Номер патента: 1711168

Опубликовано: 07.02.1992

Авторы: Анисимов, Галимзянов, Денисович, Тихобаев, Шевчик

МПК: G06F 11/28

Метки: программ, хода

...передачу кода восстанавливаемой программы через блок 12 на входы 25 каждого из блоков 14 памяти, На выходе 27 того из блоков 14, в котором полученный код идентификатора программы совпал с хранимым кодом, вырабатывается дополнительный код оставшегося времени выполнения восстанавливаемой программы, Этот код через блок элементов ИЛИ 4 передается на информационный вход счетчика 1. Если дополнительный код оставшегося времени считан из -го блока памяти, блок 14-1 памяти переходит в состояние "свободно". Если при этом -1-ый блок памяти группы 14 находится в состоянии "занято", создаются условия для перезаписи информации из -1-го блока памяти в блок 14-, После переаписи 1-1-ый блок памяти переходит в состояние "свободно", а если -2-ой блок...

Номер патента: 1711169

Опубликовано: 07.02.1992

Авторы: Козьяков, Морозов

МПК: G06F 13/00

Метки: вычислительной, магнитофоном, сопряжения, электронной

...строб ожидания изменения уровнясигнала на границе между битовыми элементами. Изменение уровня сигнала происходит, если следующий после нулевого битовый элемент содержит нулевую информацию. Сформированный одновибратором 23 импульс во время действия строба с выхода элемента И 29 через элемент ИЛИ 39 на первом входе элемента И-НЕ 26 обнуляет регистр 24. После обнуления регистра 24 с второго по третий такт сдвигающих импульсов на выходе элемента И 28 формируется импульс считывания информации, которому соответствует нулевой уровень сигнала на выходе элемента И 34. С шестого по десятый такт сдвигающих импульсов на выходе элемента И 29 формируется строб ожидания изменения уровня сигнала на границе между битовыми элементами, Если очередной...

Номер патента: 1711170

Опубликовано: 07.02.1992

Автор: Русаков

МПК: G06F 13/00

Метки: группой, информацией, между, обменом, периферийных, устройств, эвм

...И-НЕ 28 всех блоков 27 сигнал разрешения работы (верхний уровень), а по цепи 40 на вторые входы элементов И-НЕ 28 - сигнал разрешения сравнения кодов, На выходе элемента И-НЕ 28 формируется сигнал нижнего уровня, который поступает на установочный входтриггера 30 и устанавливает его в состояние, при котором на выходе формируется сигнал верхнего уровня, разрешающий сравнение кодов. При наличии на управляющем входе схемы 31 разрешающего сигнала с выхода триггера ЗО производится сравнение кодов адреса, поступающих на информационные входы схемы 31, Если коды адреса равны, то на выходе схемы 31 формируется сигнал верхнего уровня, который поступает на управляющий вход коммутатора 34 для разрешения трансляции через коммутатор 34, на вход ЭВМ...

Номер патента: 1711171

Опубликовано: 07.02.1992

Автор: Богатырев

МПК: G06F 13/36

Метки: заданий, многоканальное, процессорам, распределения

...то запрос загружается в блок памяти одного из каналов с нулевой очередью, пои условии неперегруженности процессора этого канала, Если среди каналов нет каналов с нулевой очередью, то запрос наносится в блок памяти одного из каналов с процессором, способным принять запрос вне зависимости от длины очереди в их блоках 6 памяти.При записи "1" в триггер 9 разблокируется работа элемента И 32, при этом если в блоке памяти К-го канала нет запросов, т.е. на выходе элемента ИЛИ 23 "0", НЕ 35 "1", то при неперегруженности процессора (в триггере 7 "1"), с выхода элемента И 32 на одну из линий общей магистрали (например 471) выдается "1", Сигналы с выхода элемента И 32 объединяются на линии 47 по принципу МОНТАЖНОГО ИЛИ,Таким образом, если среди...

Номер патента: 1711172

Опубликовано: 07.02.1992

Авторы: Богатырев, Иванов, Щеглов

МПК: G06F 13/36

Метки: абонентов, магистрали, многоканальное, общей, подключения

...пропускается, Счетчик 14 подсчитывает число синхроимпульсов сопровождения пакета, число которых зашито в регистре 15(используется дейтаграммный способ передачи данных - пакеты имеют одинаковую длину),При обнаружении ошибки, о которой сигнализирует квитанция, повторной передачи пакета не производится - запрос встает в очередь, Адаптером канала, захватившим опрос вторым, пакет не выдается, так как на выходе элемента ИЛИ 16 низкий потенциал. После прохождения квитанции во всех каналах появляется высокий потенциал на выходе схемы 17 сравнения, обнуляющий содержимое счетчиков 14, появляется высокий потенциал на выходах элементов ИЛИ 16 каналов, В канале, адаптер которого закончил передачу пакета, триггер 5 устанавливается в ноль. Адаптер,...

Номер патента: 1711173

Опубликовано: 07.02.1992

Автор: Главатый

МПК: G06F 13/36, G06F 15/16

Метки: доступа, общей, приоритетного, шине

...регистра 21, поступают на вход "Захват" микропроцессоров 7.17.п и держат их в пассивном состоянии до прихода следующих управляющих сигналов. На выходе счетчика 19 номера микропроцессора и соответствующего ему регистра количества циклов в момент включения системы формируется нулевой код, который подается на вход дешифратора 13 номера микропроцессора, На выходе дешифратора 13 формируются сигналы, которые через регистр 12 поступают на управляющий вход "Чтение" группы регистров 10,1.10,п количества циклов, причем на вход регистра 10.1 подается сигнал с активным уровнем, а на все остальные - с пассивным. В связи с тем, что содержимое регистра 12, поступающее на схему 15 сравнения нулем "0", равно "0", на ее выходе вырабатывается импульс,...

Номер патента: 1712950

Опубликовано: 15.02.1992

Авторы: Винокур, Кузьмицкий, Соколов, Шмерко

МПК: G06F 7/00

Метки: булевых, вычисления, магнитооптическое, параметрических, производных

...в системе "МОУТ - МОУТ - анализатор" логической операции сложение по модулю два над двумя бинарными матрицами, записанными в ячейках МОУТ 2 и МОУТ 3.Коммутатор 5 работает следующим образом. На второй информационный вход коммутатора поступает информация от внешнего источника, на первый информационный вход - с выхода фотоприемника 4, При поступлении на вход управления коммутатора 5 низкого уровня напряжения, на его выходы поступает информация со второго информационного входа, при высоком уровне на входе управления коммутатора 5 на его выходы поступает информация с первого информационного входа.Магнитооптическое устройство для вычисления параметрических булевых производных работает следующим образом. В начальный момент времени Ъ на...

Номер патента: 1714584

Опубликовано: 23.02.1992

Авторы: Роговенко, Руденко, Скиданов, Сотников

МПК: G06F 3/153

Метки: графической, информации, отображения

...исключить потерюинформации, в устройство введены преобразователи 7 и 8 кодов,В приведенном выше примере преобразователь 7 для каждой четной строки увеличивает коэффициент Ь; на единицу (единица записывается в регистр15). На входах, коммутатора 13 присут-,ствуют коды Ь; и .Ь; + 1, выбор кото"рых осуществляется сигналом с выходаэлемента И 11, При этом возможны следующие ситуации:если а; =- 2 (двойка записана в ре-гигтр 14), то для четных строк на вы-,1 ходе коммутатора присутствует сигналЬ,1, а для нечетных Ьесли а, ( 2, то для любой строкина выходе коммутатора Ь;. В этом случае будут утрачены элементы 1, 3, 5 в нечетных строках, а элементы О, 2, 4в четных.Человеческий глаз аппроксимирует пропущенные элементы и потеря информации не...

Номер патента: 1714585

Опубликовано: 23.02.1992

Авторы: Антонов, Кравченко, Кузнецов, Чупин

МПК: G06F 7/38

Метки: блок, операционный, универсальный

...вход которого соединен с инверсным выходом счетного триггера 6, младшего разряда и вторым коммутационным входом 16 операционного блока, третий вход дополнительного трехвходового элементы И 13 соединен с третьим коммутационным .входом 17 операционного блока, выход дополнительного трехвходового элемента И 13 . и третий вход .схемы 12 переноса младшего раряда соединены с четвертым 18 и пятым 19 коммутационными входами операционного блока соответственно.Операционный блок работает следующим образом.Для выполнения функций суммирования, сдвига влево и сдвига вправо необходимо выход 14 переноса операцион ного блока соединить с третьим коммутационным входом 17 операционного блока, четвертый 18 и пятый 19 коммутационные входы соединить между...

Номер патента: 1714586

Опубликовано: 23.02.1992

Авторы: Бодин, Бодина, Исмаилов, Кокаев

МПК: G06F 7/49

Метки: суммирующее

...вспомогательные сдвигающие регистры.Устройство не позволяет суммировать по модулю. 20Цель изобретения - расширениефункциональных воэможностей за счетвоэможности суммирования по модулю.Поставленная цель достигаетсятем, цто а устройство, содержащее сум"25мируацчй блок, регистр, введены элемент И, счетчик, постоянный запоминающий блок, причем выход суммируюещего блока соединен с первым входомэлемента И, второй вход которого сое- ЗОдинен с входом счетчика и являетсятактовым входом устройства, а выходсоединен с входом записи регистра, .выходы которого соединены с младшимивходами постоянного запоминающегоблока и являются выходами устройства,35выходы сцетцика соединены со старшими входами постоянного запоминаоцегоблока, выходы которого...

Номер патента: 1714588

Опубликовано: 23.02.1992

Авторы: Андреева, Семеренко

МПК: G06F 7/50

Метки: конвейерный, сумматор

...4 должны поступать сигналы"Лог,О". В течение всех тактов работы конвейерного сумматора в этом режиме на разряды 3,3 первогоинформационного входа 3 и йа разря"ды 4,4 л второго информацион"ного входа 4 должны поступать сигна"лы "Лог.О".ЗОПри подаче на первый вход 6 управления и на второй вход 7 управлениясигнала "Лог.О" конвейерный сумматорработает в режиме сложения прямыхкодов входных чисел.В этом режиме происходит вычисление отдельных сумм ББ каждойпары г,п-разрядных исходных чисел: В 1-й ячейке 2 на (К+-1)-м такте работы происходит вычисление 1-го разряда суммы К-й пары исходных чисел (х=1,п, К = 1,г/2), причем указанное значение сохраняется в ячейках 2 только в течение одного такта.При подаче на первый вход 6...

Номер патента: 1714589

Опубликовано: 23.02.1992

Авторы: Авгуль, Татур, Фурашов, Яцкевич

МПК: G06F 7/50

Метки: многовходовое, последовательное, суммирующее

...сумматор и (п)-разрядный буФерный регистр содержит в одноразрядном сумматоре на (2 п) вход два комбинационных дерева сумматоров, причем35 и входов устройства соединены с п входами сумматоров первого дерева, выход первого дерева является выходом устройства, входы Второго дерева сое 40 динены с иВыходами триггеров регистра а выход соединен с одним из входов сумматора старшего ранга первого дерева, все Выходы переносов и"1 сумматоров соединены с входами триггеров буФерного регистра запоминания переносов.На чертеже показана Функциональная схема многовходового сумматора последовательного действия для п=18.Устройство содержит входы 1 ь Я =1,18), трехвходовые одноразрядные сумматоры 21 ( = 1,17), разрядный буферный регистр 3, вход 4...

Номер патента: 1714590

Опубликовано: 23.02.1992

Авторы: Дудыкевич, Максимович

МПК: G06F 7/50

Метки: основанием, переменным, системы, сложения, счисления, чисел

...чисел Формационных входах их вторых групп,с переменным основанием системы счис- т.е. коду на разрядных выхрдах суммаления. торов 1 -1 лТаким образом, при наУстройство состоит из комбинацион личии уровня логического "0" на выных сумматоров 1 -1 л, коммутаторов ходе переноса сумматора 1 л комбина 2 -2, групп 3 -Зл элементов И, ционные сумматоры 1 -1 и регистрыкомбинационных сумматоров 4-4 п, ре -5 л образуют единый 4 и-разрядныйгистров 5-5, инФормационной шины двоичный накапливающий сумматор,6, шины 7 управления модулем, входа ЗО процесс приращения инФормации в ко 8,выбора системы счисления, тактово- тором на величину входного числа Аго входа 9 и выходной шины 10, происходит синхронно с приходом такУстройство работает следующим об- товых...

Номер патента: 1714591

Опубликовано: 23.02.1992

Авторы: Ивлиев, Панюшкин

МПК: G06F 7/50

Метки: суммирующее

...нечетности (БКН) пРиоритетный шифратор 5,информационные входы 6, первый 7 ивторой 8 входы синхронизации, пер"вый 9 и второй 10 выходы результата,контрольный выход 11 устройства.Первые входы элементов И первой 1и второй 2 групп подключены к первому входу 7 синхронизации устройства.Вторые входы элементов И первойгруппы 1 соединены с информационнымивходами 6 устройства . Выходы элементов И первой группы 1 подключены ксоответствующим входам первой группыПЛУ 3.ходах элементов И 1 имеют вид; 10111, 01010, 1111, 10100, 01110, 11011.В течение первого тактового импульса 1, поданного на первый вход 7 синхронизации, на вход ПДУ 3 подается разрядный срез младших разрядов слагаемых 10111 и признак переноса 0000, так как в исходном состоянии...

Номер патента: 1714592

Опубликовано: 23.02.1992

Авторы: Богаевский, Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: умножения

...Ь - двоичный разряд множителя, с - разряд частичного произведения, д - разряд переноса,Для исчерпывающего тестированияФункциональных модулей в составе вычислительной ячейки необходимо 1 Отестовых входных наборов, вторые вФормате (аЬсд; представлены на Фиг.5,причем восемь тестовых наборов дляисчерпывающего тестирования одноразрядного трехвходового сумматора(Т, ) и два входных тестовых набораиз четырех (ТИ) для исчерпывающеготестирования двухвходового элемента Ивычислительной ячейки, которые не покрываются Т;Е,йа Фиг. 6 приведен пример распре"деления входных тестовых наборов вФормате (аЬсд для развернутой во времени замкнутои конвейерной матрицытт гтт тК К В в воооов Я. 1 00 К = 000 Й+тшВ равна К,дополниостаточное дляактике...

Номер патента: 1714593

Опубликовано: 23.02.1992

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...когда требуется получить округленное50 произведение, необходимо в первом циклеработы устройства на его вход 10 податькорректирующую информацию (для округления 2 и-разрядного произведения и-разрядных сомножителей, представленных в55 двоично-кодированной шестнадцатиричнойсистеме счисления необходимо подать впервом цикле работы на вход 10 двоичныйкод 1000), Зто позволяет осуществить округление результата беэ дополнительных временных затрат, Кроме того, вход 10 можетбыть использован также для введения результирующей коррекции по знакам множймого и множителя в случае умножения чисел в дополнительном коде.11. Если устройство содержит встроен ные средства непрерывного контроля его 10 15 устройства подаются сигналы, настраивающие коммутаторы 6...

Номер патента: 1714594

Опубликовано: 23.02.1992

Авторы: Беликова, Дрозд, Полин

МПК: G06F 7/52

Метки: деления, константу, чисел

...входы первого слагаемого с (и 41)-го по(и+1)-1 имладших входов второго 35 слагаемого сумматора 1.1 подключены к нулевой шине, выходы сумматора 1.1.11г соединены с соответствующими входами первого слагаемого сумматора 11+1, выход переноса сумматора 1,1 соединен с и+(2- 40 -1)1+1-м входом первого слагаемого сумматора 1,1+1, выходы с первого по . и+(2-1)1+1-1)-1 и выход переноса сумматора11 соединены соответственно с входами второго слагаемого с(21+1)-го по и+(2+1 45 -1)1+1)-й сумматора 1.1+1, входы первого слагаемого с и+(2 -1)1+1+1)-го по и+2(2 -1)+1)-й и входы второго слагаемого с первого по (21)-й сумматора 1,1+1 подключены к нулевой шине, выходы сумматора 1.г и его выход 50 переноса являются выходами 3 частного устройства.На входы 2...

Номер патента: 1714595

Опубликовано: 23.02.1992

Авторы: Бобровский, Прохорович

МПК: G06F 7/52

Метки: умножения, чисел

...суммированиясумматора 5 и входом разрешения записирегистра 9.Регистр множимого 1, п-разрядный, 45предназначен для хранения множимого Х,представленного в дополнительном коде:лХ = - х 1+ х 21=,2 50Регистр множителя 2, п+1 разряднцй,предназначен для хранения множителя У,представленного в дополнительном коде Уи- - у 1+ Р у 21, причем сдвиг осущеет=2. %вляется в сторону младших разрядов на рразрядов,Умножители 313 к предназначены длявычисления очередных элементарных произведений Х /С;/ 1- 1,К, где Х; - код образованный 1-й группой р разрядов кодаХ; С 1 - р - разрядный код модуля величиныС 1. Умножители имеют по два информационных р-разрядных входа и 2 р-разрядные информационные выходы. Умножители могутбыть реализованы, например, в...

Номер патента: 1714596

Опубликовано: 23.02.1992

Авторы: Дрозд, Кузнецова, Полин

МПК: G06F 7/52

Метки: деления, константу

...10 регистра 1 и является, входом запуска устройства, входы разрядов с(п-+2)-й по и-й второго слагаемого сумматора 3 подключены к нулевой шине, 10 входы 11 разрядов делимого устройства соединены с информационными входами соответствующих разрядов регистра делимого 1, выходы которого соединены с соответствующими входами первого слагаемого 15 сумматора 3, (и-+1) младших разрядов второго слагаемого которого подключены к соответствующим выходам регистра 2, информационные входы которого соедине-, ны с соответствующими входами блока сло жения с единицей 8 и с соответствующими выходами частного делителя на 2 4, (и+1)-е входы которого соединены с соответствующими выходами сумматора 3, а выходы остатка соединены с соответствующими 25...

Номер патента: 1714597

Опубликовано: 23.02.1992

Авторы: Баканович, Волковец, Волорова, Кривоносова

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...поступление на .информационный вход второго блока 7 деления частоты кода, определяющего значение длительности текущего импульса. Далее сигнал поступает на младший разряд входа блока 9 формирования временных параметров и разрешает считывание информации из области блока 11 памяти, в которой записаны коды, определяющие временные масштабы длительности импульсов. На выходе второго датчика 2 случайныхчисел зафиксирован код, определяющий номер типа (форму) текущего импульса. Этоткод поступает на вход первого датчика 15 случайных чисел и разрешает формирова.ние кодов случайных параметров (амплитуды, длительности основания импульса,паузы между импульсами) соответствующего типа (формы) импульсного сигнала, причем старший разряд кода...

Номер патента: 1714598

Опубликовано: 23.02.1992

Авторы: Злотников, Кивалов, Конаков, Мартыщенко, Ташевский

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...и инициирует их работу, С выхода1 блока 13 умножения результат г (а 1 -- )г подается на вход блока 15 умножения. С выхода блока 14 суммирования результат ф 1 - 0,5)+ 3 г(а 1 - 0,5) подается на вход блока 16 умножения.Шестой тактовый импульс с выхода синхронизатора 1 подается на управляющий вход блока 15 умножения и инициирует его работу. Результат 48 г (а 1 -- ) подается на 1 г вход блока 16 умножения.Седьмой тактовый импульс с выхода синхронизатора 1 подается на управляющий вход блока 16 умножения и инициирует его работу, Результат 48 г (а 1- - г) Д 1 -1 - 0,5) + 3 г (а 1 - 0,5 И подается на вход блока 17 суммирования.Восьмой тактовый импульс с выхода синхронизатора 1 подается на управляющий вход блока 17 суммирования и...

Номер патента: 1714599

Опубликовано: 23.02.1992

Авторы: Буцкий, Клепанда, Литвиненко, Петренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: контроллер, программируемый

...для формирования адреса перехода к соответствующей части подпрограммы.при изменении 1-го приоритет ного логического условия, а также для формирования сигнала, управляющего счетчиком 1 адреса,Программируемый контроллер работает следующим образом,В исходном состоянии триггеры 10 всехблоков контроля датчиков, счетчик 1 адреса,регистр 4 находятся в нулевом состоянииВсе приоритетные логические условия рав- З 0 манды записывается в регистр 4 и поступаетна выход 19 микроопераций контроллера,Далее контроллер работает аналогичнымобразом до тех пор, пока не считана микрокоманда ветвления, в поле метки которойзаписана единица, в отличие от линейноймикрокоманды, в поле метки которой записан ноль,Как только на выходе блока 2 постоянной памяти...

Номер патента: 1714600

Опубликовано: 23.02.1992

Авторы: Ермаков, Петренко, Присяжнюк, Скакун

МПК: G06F 9/50

Метки: коммутации, пакетной

...входов 34 - 36 в триггеры 1, 2 и 4 устройства.Устройство готово к работе.На информационные входы устройства 34-36 поступают заявки на обслуживание сообщений, Причем, если на первом информационном входе 34 устройства присутствует единичный потенциал, то это значит, что поступила заявка.на обслуживание трехпакетного сообщения. Если на втором. 35 и третьем 36 информационных входах устройства присутствуют единичные потенциалы, то это значит, что поступили заявки на обслуживание двух- и однопакетного сообщения соответственно,Пусть нэ информационный вход устройства 35 поступила заявка на обслуживание двухпакетного сообщения (момент времени Т 1, фиг,2). Тогда на входе элемента И 26 появляется единичный потенциал. Очередной тактовый импульс с...

Номер патента: 1714601

Опубликовано: 23.02.1992

Авторы: Ази, Мажников, Попов, Туравинин

МПК: G06F 15/16, G06F 9/50

Метки: магистрали, многоканальное, общей, подключения, приоритета

...содержит сигнальные выходы 1-3, каналы 4, каждый из которых включает запросный вход 5, элементы И 6 - 8, триггеры 9 и 10, элемент 11 задержки, формирователь 12 импульсов, информационный выход 13, элемент И 14, элемент ИЛИ 15, элемент 16 задержки и ответный вход 17,Соединение выходов соответствующих элементов каналов 4 на сигнальных выходах 1 и 2 реализует функцию МОНТАЖНОЕ И, а на сигнальном выходе 3 - МОНТАЖНОЕ ИЛИ.В каждом канале 4 запросный вход 5 соединен с первыми входами первого 6, второго 7 и четвертого 14 элементов И и входом формирователя 12 импульсов, выход которого соединен с входами сброса первого 9 и второго 10 триггеров, выход первого элемента И 6 соединен с вторым входом второго элемента И 7 и...

Номер патента: 1714602

Опубликовано: 23.02.1992

Авторы: Баран, Веселовский

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...15. При этом блокируется запусканализатора сигналом "Старт" и запись вблоки 10 и 11 памяти, э также разрываетсясвязь между счетчиками 3 и 4,Затем контроллер 34 устанавливает науправляющих кодах мультиплексора 18 код001, подготавливая к чтению через первыйканал мультиплексора 18 из блоков 10 и 115 памяти соответствующих векторов младшихчетырех сигнатур (с первого канала по четвертый), подает сигнал установки в "0" всехсчетчиков и триггеров анализатора и формирует импульсы опроса ячеек блоков 10 и 1110 памяти.Далее на каждое состояние счетчиков 3и 4 (которые работают синхронно) производится считывание содержимого опрашиваемых блоков памяти и, если считываемые15 биты равны "0", то соответствующие вектора младших (старших) байтов...