Накапливающий сумматор

1800454 Пунктиром обведены анализируемыеразряды слагаемых. В данном случае код суммы получился в нормализованной форме, В ряде других случаев он может быть 5 получен в ненормализованной форме, например и ри сложении чисел А =01001010010 и В = 01000001001 00 01 00 10 00 10 10+ + + + + + +00 00 01 00 10 01 1000 01 01 10 10 100 1001 Таким образом, в предлагаемом способе сложения, в отличие от известного, анализируются два разряда слагаемого,10 фф 89 55 34 21 А 0 1 010 + ) 1 В 011 00 13853211 Допустим, нужно сложить числа А =О,1 О О0 11 00 А В Как в первом, так и во втором случае 20 сложение происходит в один такт, Но чащедля суммирования требуется несколько тактов. Рассмотрим сложение чисел А = 0100100010 и В = 0101010101: Я 1 0 0 1 0 1 0 0 0 1 0 5 34 21 13 8 5 31.; 1111 ОО1Первая п ромежуточная 0 сумма 0 0 Возникшиепереносы РЦВторая промежуточная 1 0 0 0 умм 1,1-2 1 0 1 Особенностью предлагаемого способа сложения является поступление сигнала переноса в ( + 1)-й разряд при наличии единицы в 1-м разряде первого слагаемого и ( - 1)-м разряде второго слагаемого, в результате чего в фибоначчи формиру о нормализованны сумматоре кодется частицкод суммы.0 Рассмосел в проттора: трим сложение этих же чи отипе предлагаемого сумма озникшиеереносыод суммы 1 11 01 0Г110 01 30 115 1800454 55 34 21 13 8 МОф 0 1 0 1 А О 1 0 1 Первая промежуточная 0 0 сумма 0 1 Возникшиеереосы РОВторая промежуточная 1 О 0 О сумма 1 О Возникшиепереносы 1 0 1 О 1 1 0 0 Р; + Р,ь 2 переносы Четвертая промежуточ ная сумма Возникшие О 1 0 0 0 0 0 1 Р,н 1 1 Р,-2переносы Пятая промежуточная 1 О 1 1 0 сумма 0 0 О Возникшиепереносы Шестая промежуточная 1 О 1 1 0 сумма 0 0 Возникшиепереносы 1 Рь 2 Код суммы 1 О 1 1 0 0 1 Третья промежуточнаясуммаВозникшие 0 О 1 0 1 О 5 3 2 1 1 0 О 0 1 0Таким образом, для суммирования чисел А и В посредством известного сумматора необходимы семь тактов суммирования и два такта нормализации. В данном сумматоре необходимы три такта суммирования и два - нормализации. В результате среднее быстродействие сумматора возрастает.Из сказанного выше вытекает алгоритм сложения;1, Образование промежуточной суммы и сигналов переноса.2. Суммирование промежуточной суммы и сигнала переноса,3. Повторение пп.1 и 2 до тех пор, пока промежуточная сумма не станет эквивалентна окончательной, о чем свидетельствует нулевой сигнал переноса,Сущность изобретения состоит в реализации выражений (2) и (3). Функциональная схема -го разряда ( = 1+и) сумматора представлена на чертеже.Сумматор -го разряда ( = 1+и) содержит триггер 1 со счетным входом, элементы И 2, 4, 17, 18 и 19, элемент И 3 с двумя прямыми и инверсным входами, элементы ИЛИ 5, 6, 23, элементы задержки 7, 21, 22 элемент ЗАПРЕТ 20, сумматор 8 по модулю два, входные шины первого 9 и второго 10 слагаемых данного разряда, входные шины 24 и 25 первого слагаемого из ( + 1)-го разряда и второго слагаемого из ( -1)-го разряда 25 сумматора, входные шины переносов из(+ 2)-го разряда 11 и из ( -1)-го разряда 12, выход суммы данного -го разряда сумматора 13, выходы переносов в (+1)-й 15 и в ( - 2)-й разряды сумматора, шина 16 сброса, управляющая шина 26 разрешения суммирования в "фибоначчиевой" системе счисления.Входная шина 24 первого слагаемого из (+ 1)-го разряда подключена к первому входу элемента И 17, второй вход которого подключен к управляющей шине 26, а выход - к входу элемента задержки 21, выход которого подключен к инверсному входу элемента ЗАПРЕТ 20, другой вход которого соединен с входной шиной второго слагаемого данного разряда 10, а выход - с первым входом элемента ИЛИ 5, второй вход которого соединен со входной шиной первого слагаемого данного разряда 9, а третий - с выходом сумматора 8 по модулю два, входы которого подключены к входным шинам переносов из (+ 2)-го 11 и ( -1)-го 12 разрядов сумматора, которые подключены также к входам элемента И 2, выход которого соединен с первым входом элемента ИЛИ 6, выход элемента ИЛИ 5 подключен к первому входу элемента ИЗсдвумя прямымииинверсным входами и к счетному входу триггера 1, нулевой вход которого соединен с шинойсброса 16, а единичный выход - с первымвходом элемента И 19 и вторым входом эле 5 мента И 3 с двумя прямыми и инверснымвходами, инверсный вход которого соединен с входом элемента И 19 и выходом элемента И 18, первый вход которогоподключен к входной шине 25 второго сла 10 гаемого из ( -1)-го разряда, а второй вход -к управляющей шине 26, выход элемента Ис двумя прямыми и инверсным входами 3подключен ко второму входу элемента ИЛИ6, выход которого соединен с входом эле 15 мента задержки 7; выход которого подключен к первому входу элемента ИЛИ 23 и кпервому входу элемента И 4, другой входкоторого подключен к управляющей шине26, а выход является выходом переноса в (20 - 2)-й разряд сумматора 14, выход элементаИ 19 подключен к четвертому входу элемента ИЛИ 5 и к входу элемента задержки 22,выход которого соединен со вторым входомэлемента ИЛИ 23, выход которого является25 выходом переноса в ( + 1)-й разряд сумматора 15, единичный выход триггера 1 сосчетным входом является выходом суммыданного -го разряда 13.Назначение элементов,30 Триггер 1 со счетным входом предназначен для сложения поступающих на еговход слагаемых, выдачи и запоминания резул ьтата сложения.Элемент ИЛИ 5 служит для формирова 35 ния сигнала, поступающего на счетный входтриггера, из слагаемых и сигналов перено-са.Элемент ИЛИ 6 формирует сигнал переноса с учетом сигнала, сформированного из40 сигналов переноса.Элементы И 3, И 19, ИЛИ 23 формируютсигнал переноса, возникающий в данномразряде сумматора,Элементы задержки 7, 22 предназначе 45 ны для задержки сигналов переноса из данного разряда на величину времени,необходимую для перехода триггеров в устойчивое состояние.Сумматор по модулю два 8 формирует50 из сигналов переноса сигнал, участвующийв сложении,Элемент И 2 формирует из сигналов переноса сигнал переноса в соседние разряды.55 Элемент задержки 21 предназначен длясогласования времени поступления на элемент ЗАПРЕТ второго слагаемого данногоразряда и первого слагаемого из ( + 1)-горазряда.Элемент ЗАПРЕТ 20 разрешает прохождение второго слагаемого данного разряда при отсутствии первого слагаемого в( + 1)-м разряде.Элементы И 4, И 17, И 18 разрешают прохождение слагаемых из соседних разрядов и сигнала переноса в ( - 2)-й разряд при суммировании чисел в "фибоначчиевой" системе счисления.Введенные новые элементы и связи составляют существенные отличия предлагаемого сумматора от прототипа и ведут к повышению быстродействия.Устройство работает следующим образом.На шину сброса 16 подается сигнал, устанавливающий триггеры 1 всех разрядов в нулевое состояние, Слагаемые подаются на параллельные входы разрядов сумматора последовательно во времени, причем временной интервал между поступлением двух чисел достаточен для формирования сигналов переноса и их передачи через элементы задержки 7, 22, Время задержки элементов 7, 22 должно превышать время переключения триггера и длительность импульса записи, вместе взятые. Время задержки элемента 20 задержки должно быть равно временному интервалу между поступлениями на вход сумматора первого и второго слагаемых,При сложении чисел в "фибоначциевой" системе счисления на шину 26 управления подается сигнал, разрешающий прохождение слагаемых из соседних разрядов и сигнала переноса через элементы И 17, И 18, И 4.Слагаемые данного разряда поступают через элемент ИЛИ 5 на счетный вход триггера 1, причем второе слагаемое проходит только в том случае, если отсутствует первое слагаемое в (+ 1)-м разряде сумматора. При его наличии сигнал из (+ 1)-го разряда проходит через элемент задержки 21 и запирает элемент ЗАПРЕТ 20 для прохождения второго слагаемого данного разряда, так как, согласно соотношению (3),. оно будет использовано для формирования сигнала переноса в ( + 1)-м разряде сумматора. При наличии лишь одного переноса в любой разряд на выходе сумматора 8 по модулю два формируется единичный сигнал, который через элемент ИЛИ 5 поступает на счетный вход триггера 1, При одновременном поступлении двух сигналов переноса в любой разряд сумматора на выходе сумматора по модулю два формируется нулевой сигнал, который не изменяет состояния триггера, но при этом элемент И 25 10 15 20 25 30 35 40 45 50 55 формирует сигнал переноса из данного разряда сумматора.При наличии второго слагаемого в (- 1)-м разряде оно поступает через элемент И 18 на инверсный вход элемента И 3, что запрещает прохождение импульса переноса в ( - 2)-й разряд и на элемент И 19, который формирует единичный импульс только тогда, когда триггер находится в единичном состоянии. Сформированный импульс является импульсом переноса в (+ 1)-й разряд и одновременно переводит триггер данного разряда в нулевое состояние, Если же триггер находился в нулевом состоянии, т.е. первое слагаемого данного разряда отсутствовало и сигнал переноса в данный разряд не поступал, то второе слагаемое из ( - 1)-го разряда не учиты вается в -м разряде,При сложении чисел, представленных в традиционной двоичной системе счисления, на управляющую шину 26 поступает сигнал, которым запрещается прохождение в данный разряд слагаемых из соседних разрядов через элементы И 17; И 18 и прохождение импульсов переноса в младшие разряды через элемент И 4,Формула изобретения Накапливающий сумматор; каждый -й разряд которого ( = 1,2,.,п, где п - разрядность сумматора) содержит триггер со счетным входом, первый, второй и третий элементы И, гервый и второй элементы ИЛИ, сумматор по модулю два и элемент задержки, причем входные шины переноса из (+2)-го и (-1)-го разрядов подключены соответственно к первому и второму входам соответственно первого элемента И и сумматора по модулю два, первое слагаемое -го разряда подается на первый вход первого элемента ИЛИ, выход которого подключен к первому прямому входу второго элемента И и к счетному входу триггера со счетным входом нулевой вход которого подключен к шине сброса сумматора, а единичный выход триггера со счетным входом является выходом суммы данного разряда сумматора и подключен к второму прямому входу второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого через элемент задержки соединен с первым входом третьего элемента И, второй вход которого подключен к шине разрешения суммирования в "фибоначчиевой" системе счисления сумматора, а выход третьего элемента И является выходом переноса в ( - 2)-й разряд сумматора, выход сумматора по модулю два подключен к второму входу первого элемента ИЛИ, выход первого элемента И соединен с вторым вхо1800454 12 И 12 9 .6 Составитель А. ТкаченкоРедактор С. Кулакова Техред М. Моргентал Вашков орректор аказ 1165 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 1,01 Производс дом второго элемента ИЛИ, о т л и ч а ю щ и йс я тем, что, с целью увеличения быстродействия за счет получения частично нормализованной суммы, в каждый разряд накапливающего сумматора введены четвертый, пятый, шестой элементы И, второй и третий элементы задержки, третий элемент ИЛИ, элемент ЗАПРЕТ, причем первое слагаемое из ( + 1)-го разряда сумматора подается на первый вход четвертого элемента И, на второй вход которого подается сигнал разрешения суммирования в "фибоначчиевой" системе счисления, выход четвертого элемента И через второй элемент задержки подключен к инверсному входу элемента ЗАПРЕТ, второй вход которого подключен к входной шине второго слагаемого данного 1-го разряда, а выход элемента ЗАПРЕТ подключен к третьему входу первого элемента ИЛИвторое слагаемое из ( - 1)-го разряда сумматора подается на первый вход пятого элемента И, второй вход которого подклю чен к шине разрешения суммирования в"фибоначчиевой" системе счисления, а выход пятого элемента И подключен к инверсному входу второго элемента И к первому входу шестого элемента И, второй вход ко торого соединен с единичным выходомтриггера со счетным входом, а выход шестого элемента И подключен к четвертому входу первого элемента ИЛИ и через третий элемент задержки - к первому входу треть его элемента ИЛИ, второй вход которогосоединен с выходом первого элемента задержки, а выход третьего элемента ИЛИ является выходом переноса в ( + 1)-й разряд сумматора.