Суммирующее устройство

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 3912 А 5 6 06 Р 7/50 НИ О техническии инст в, Э.Н.Кур 00 6 д ОСУДАРСТВЕННОЕ ПАТЕНТНО ВЕДОМСТВО СССРГОСПАТЕНТ СССР) ПИСАНИЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(46) 23,03.93. Бюл, М (71) Дагестанский по тут(72) Ш,-М.А, Исмаилов банов и И.А.Магомед (56) Авторское свидет М 1309029, кл. 0 06 ЕАвторское свидет М 1062689, кл, 6 06 Р (54) СУММИРУЮЩЕ (57) Суммирующее у вычислительной техн О,Г,Кокаеовельство СССР11/10, 1986.ельство СССР7/50, 1982.Е УСТРОЙСТВОстройство относитсяике и может быть и 2пол ьзовано в устройствах обработки цифровой информации, Целью изобретения является расширение функциональных возможностей за счет возможности определения количества единиц в двоичном коде, Устройство содержит постоянный запоминающий блок, ассоциативный блок запоминающий блок 1, первую 8 и вторую 7 группы элементов задержки первой и второй групп, элементы И 6, 3, 5, первой, второйи третьей групп и элемент И 4. Цель изобретения достигается за счет введения в устройство групп регистров 13, элементов И 14 четвертой группы и элементов ИЛИ 15 группы, 2 ил,Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации,Целью изобретения является расширение функциональных возможностей суммирующего устройства за счет возможности определения количества единиц в двоичном коде,На фиг, 1 представлена структурная схема суммирующего устройства; на фиг. 2 - прошивка запоминающих блоков для случая суммирования пяти слагаемых,Устройство содержит постоянный запоминающий блок 1, ассоциативный запоминающий блок 2, группу элементов И 3,элемент И 4, группы элементов И 5 и 6,группы элементов 7 и 8 задержки, группурегистров 13, группу элементов И 14, группуэлементов ИЛИ 15.На фиг, 1 также указаны информационные входы 9 устройства, выход 10 устройства, шины 11, 12 и 16 синхронизации, шина17 управления,Устройство имеет два режима работы;суммирование и определение количестваединиц в двоичном коде.В режиме суммирования устройство работает следующим образом,На информационные входы 9 одновременно подаются одноименные разряды Кслагаемых, которые в течение тактового импульса, подаваемого по шине 11, определяют адрес слова, считываемого из блока 1,Считанное из блока 1 слово само являетсячастью признака, подаваемого на признаковые входы блока 2, причем все разряды,кроме младшего, задерживаются на одинтакт элементами 7 задержки, работа которых разрешена сигналом на шине 17 управления, Остальной частью признакаявляются все, кроме старшего, разряды,считываемые из блока 2 и задержанные наодин такт.Сформированный признак дополнительно синхронизируется на элементах И4 - 6 путем подачи сигнала по шине 12, передний фронт которого начинается позже, азадний раньше тактового импульса, подаваемого по шине 11,В том же такте, в котором был поданразрядный срез слагаемых, на выходе 10блока 2 появляется одноименный выходнойразряд. Таким образом, на выходе получается результат суммирования в последовательном коде, причем количество тактов, закоторое вычисляется сумма, равног= ц+ 1 од 2 К, 5 10 15 20 25 ЗО 35 40 45 50 55 Работа остальных элементов. и блоков устройства аналогична их работе в режиме суммирования,Таким образом, черезф тактов и витечение следующиход 2(п+ 1)тактов, где и - разрядностьдвоичного кода; К- количество слагаемых; а - ближайшее целое число не меньше числа а; на выходе 10 устройства в последовательном коде, начиная с,младших разрядов получается результат подсчета количества единиц в двоичном коде,Общее количество затрачиваемых тактов равно где т - количество затрачиваемых тактов;о - разрядность слагаемых;К - количество слагаемых.В режиме определения количества единиц в двоичном коде устройство работаетследующим образом,В исходном состоянии регистры 13 обнулены,На информационные входы 9 устройства одновременно подаются К разрядов двоичного кода, которые в течение тактовогоимпульса, подаваемого по шине 11 определяют адрес слова, считываемого из блока 1и являющегося двоичным представлениемколичества единиц в вышеупомянутых Кразрядах двоичного кода. Считанное из блока 1 слово в том же такте через сдвиговыевходы записывается в регистры 13. работакоторых в режиме сдвига определяется управляющим сигналом на шине 17, которыйтакже запрещает работу элементов 7 задержки,В каждом последующем такте на информационные входы 9 устройства подаются очередные К разрядов двоичногокода, причем всего таких групп по Кразрядов должно быть не более К, т,е,разрядность двоичного кода не должнапревышать К,После подачи на информационные входы 9 устройства последних К разрядов двоичного кода и записи слова, считанного изблока 1, в регистры 13 по сдвиговым входамна шину 17 подается сигнал, разрешающийработу элементов 7 задержки и переводящий регистры 13 в режим параллельной за- .грузки,Дальнейшая работа устройства заключается в суммировании двоичных кодов,разрядные срезы которых находятся в регистрах 13. Для этого прекращается подачатактовых импульсов на шину 11 и начинает- .ся их подача на шину 16. В каждом тактеразрядный срез из предыдущего регистра13 записывается в последующий.) + 092/и+ 1 М 45 50 55 Таким образом, предлагаемое устрой ство, кроме основной своей функции - суммирования, позволяет также определять количество единиц в двоичном коде, что значительно расширяет область применения устройства, 10 Формула изобретения Суммирующее устройство, содержащее постоянный запоминающий блок, ассоциа тивный запоминающий блок, первую и вторую группы элементов задержки, первую, вторую и третью группы элементов И и элемент И, причем первый разрядный выход ассоциативного запоминающего блока яв ляется выходом суммы устройства, остальные разрядные выходы ассоциативного запоминающего блока через соответствуюЩие элементы задержки первой группы соединены с первыми входами соответствующих 25 элементов И первой группы, вторые входы которых подключены к первой шине синхронизации устройства, а выходы - к соответствующим входам опроса первой группы ассоциативного запоминающего блока, 30 первые входы элементов И второй группы соединены соответственно с входами слагаемых устройства, а вторые входы - с второй шиной синхронизации устройства, первый разрядный выход постоянного запоминаю щего блока соединен с первым входом элемента И, второй вход которого подключен к первой шине синхронизации устройства, а выход соединен с входом опроса второй группы ассоциативного запоминающего 40 блока, остальные разрядные выходы постоянного запоминающего блока через соответствующие элементы задержки второй группы соединены с первыми входами элементов И третьей группы, вторые входы которых подключены к первой шине синхронизации устройства, выходы элементов И третьей группы соединены с соответствующими входами опроса третьей группы ассоциативного запоминающего блока, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем определения количества единиц в двоичном коде, суммирующее устройство содержит также группу регистров, четвертую группу элементов И, группу элементов ИЛИ, причем входы управления режимами работы регистров объединены с входами разрешения работы элементов задержки второй группы и соединены с шиной управления устройства, сдвиговые входы регистров подключены к выходам постоянного запоминающего блока, на параллельные информационные входы первого регистра подана нулевая кодовая комбинация, параллельные информационные входы каждого последующего регистра подключены к соответствующим выходам предыдущего регистра, а выходы последнего регистра соединены с первыми входами элементов И четвертой группы, вторые входы которых соединены с третьей шиной синхронизации устройства, а выходы элементов И четвертой группы соединены с первыми входами соответствующих элементов ИЛИ группы, вторые входы которых подключены к выходам элементов И второй группы, а выходы элементов ИЛИ группы подключены к адресным входам постоянного запоминающего блока.1803912 Г.2 Составитель Э, КурбановТехред М.Моргентал Корректор М. Кул актор Т. Ивано роизводственно-издательский комбинат "Патент". г, Ужгород, ул.Гагарина, 10 аказ 1057 Тираж ВНИИПИ Государственного комитета и 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СРаушская наб., 4/5