G06F — Обработка цифровых данных с помощью электрических устройств
Устройство для сопряжения эвм с накопителем на магнитных дисках
Номер патента: 1410046
Опубликовано: 15.07.1988
МПК: G06F 13/14
Метки: дисках, магнитных, накопителем, сопряжения, эвм
...секторный импульс (СЕКТОР), состояние неправильного поиска (ОШ ПОИСК), неисправность в накопителе (НЕИСПРАВНОСТЬ), состояние защиты записи (СЗЗ).Логические значения отдельных раэ 35 рядов регистров вычисляет блок 7 ,(фиг.1, 3) путем сравнения внутрен них регистров с константой, поступающей по микроканалу МК АД(00-15) из40 регистра 10 микрокоманд (фиг.З), Результат сравнения, т.е, состояние того или иного разряда регистра, микропроцессор выдает в виде ФЛАГА по шине Г = 0 на вход мультиплексора 19,45На остальные входы мультиплексора 19 поступают следующие сигналы: ЗАПРОС ПДП, -ФЛАГ, устанавливаемый микропрограммно и сбрасываемый по концу цикла прямого доступа к памяти, .РАЗР БДП, - ФЛАГ, устанавливаемый микро 50 йрограммно и сбрасываемый...
Система коммутации
Номер патента: 1410047
Опубликовано: 15.07.1988
Авторы: Касторский, Михайлов, Петров, Полковников
МПК: G06F 11/34
Метки: коммутации
...не повторится, и триггер27 не будет сброшен в "0". Это будет40 свидетельствовать о неустранимом отказе.Коммутатор 1 (фиг,4) содержит элементы И 33 и элементы И-ИЛИ 34. Элемент И 33 вырабатывают управляющиевоздействия на коммутирующие элемен 45ты И-ИЛИ 34. К входам каждого элемен та И 33 попарно подключены линии 5управления, имеющие те номера, которыеимеют соединяемые шины 3, Обозначенияна фиг,4 имеют такой смысл. Каждойлинии 5 сопоставлена пара параллельных информационных шин 3, предназначенных для передачи информации междудвумя коммутаторами 1 в противоположных направлениях. Например, линия5 1 соответствует паре д)ин: 3 и 3.При необходимости соединить две пары ,шин 3 следует возбудить две линии 5управления, которые сопоставлены...
Устройство сопряжения вычислительной системы
Номер патента: 1410048
Опубликовано: 15.07.1988
Авторы: Евтушенко, Неверов, Титов
МПК: G06F 13/00
Метки: вычислительной, системы, сопряжения
...Формирователь циклов 2 функционирует следующим образом. В исходном состоянии на регистре 18 находится код, пропорциональный величинецикла, который поступает с выхода регистра на первый вход элемента 24сравнения, После прихода единичногосигнала на вход триггера 20 с выходаэлемента 19 задержки на выходе элемента 22 И будут появляться единичныесигналы с генератора 1, которые пос-,тупают на вход ранее сброшенного внулевое состояние счетчика 23, выходкоторого подсоединен к второму входуэлемента 24 сравнения, При совпадениикодов в элементе 24 на его выходез 141 появляется единичный сигнал окончания цикла, поступающий в соответствующую ЗВМ (не показана) и на первый вход элемента 21 ИЛИ, на второй вход которого поступает сигнал сброса,...
Устройство для обмена данными
Номер патента: 1410049
Опубликовано: 15.07.1988
Авторы: Литвиненко, Никольский, Тимонькин, Ткаченко, Харченко
МПК: G06F 15/16
...с входа 21 апроса устройства. По очередному актовому импульсу с второго входа 5 синхронизации устройства в реистр 3 запишется очередное слово анных для передачи аналогичному стройству. Во входном же регистрезаписана "своя" информация. Таким об - бразом, на входе дешифратора 8. сотояния будет комбинация 1011, еди-ичный потенциал сформируется на выоде дешифратора 8 состояния. Нулевой игнал на выходе 22 подтверждения видетельствует о том, что информация с входа 19 будет передана на вы" од 18 обмена данными устройства,Едиичный потенциал с выхода 11 дешифатора 8 состояния через первый 15.1,второй 15,2 элементы ИЛИ поступает а оба входа управления мультиплексоа 7, коммутируя выход регистра 3 ередачи информации на вход выходноо регистра...
Устройство для моделирования графов
Номер патента: 1410050
Опубликовано: 15.07.1988
Авторы: Бобраков, Данилов, Лебедев
МПК: G06F 15/173
Метки: графов, моделирования
...через элементы И 46, ИЛИ 45 - на вход записи регистра 47, который запоминает число 3, и на единичный вход триггера 49, который переходит в единичное состояние, Потенциал "0" с инверсного выхода триг гера 49, закрывает элемент И 46 а через полюса 36 моделей 2 пятого столбца матрицы 1 поступает на вторые входы элементов И 29 и закрывает их, Потенциал " 1" с прямого выхода триггера 49, через полюс 50 модели 5.1- и далее через элемент ИЛИ 45 проходит на вход записи регистра 47 1, который запоминает число 3, и на единичный вход триггера 49, который переходит в состоя 11 1ние 1 и сигналами с прямого и инверсного выходов производит такие же действия, как и триггер 49. Единичный сигнал с прямого выхода триггера 49 через полюса 34 моделей 2...
Устройство для исследования графов
Номер патента: 1410051
Опубликовано: 15.07.1988
Авторы: Волченская, Дудкин, Князьков, Пуолокайнен
МПК: G06F 15/173
Метки: графов, исследования
...установленным в единичное состояние. Таким образом будет найдено Г-(Х) Ц Г-(Х) Ц Х,.. 30Рассмотренные шаги циклически повторяются до.тех пор, пока их число не превысит длины максимального пути графа Далее сигнал Уь открывает те элементы И 9 группы, на вторые и третьи входы которых поступают единичные35 сигналы с выходов соответствующих триггеров 11 и 12, Тем самым реализуется пересечение найденного прямого и обратного транзитивных замыканийС(Х) = Г+ (Х,)Ц Г (Х,). Номера переключающихся в единичное состояние триггеров 13 группы соответствуют номерам вершин графа, объединенных в первый максимальный сильно связанный 45 подграф С(Х к) .Сигнал У; произведет сдвиг в регистре 16 сдвига,. например в Р-й разряд, и установит триггеры 11 и 12 в...
Устройство для асинхронной ассоциативной загрузки многопроцессорной вычислительной системы
Номер патента: 1410053
Опубликовано: 15.07.1988
Авторы: Долгин, Дрижчаный, Ивин
МПК: G06F 15/16
Метки: асинхронной, ассоциативной, вычислительной, загрузки, многопроцессорной, системы
...из блока регистровой памяти. Тактовый импульс сдвигает записанную "1" в регистре циклического сдвига 8, и она подаетсяна каждый элемент И 20 группы срав-,нения 18. Один из элементов И 20,на входе которого все "1", выдает10053 4 1 О 15 20 25 30 35 40 45 50 55 Фимпульс, который поступает на тактовый вход счетчика. Таким образом,вычитается единица из записанногочисла в счетчике. Тот же импульс поступает в выходную шину блока дешифрации и анализа признаков ка одну изгрупп входов 25 блока стековой памяти.Блок стековой памяти при помощисхемы логических элементов И 29 обеспечивает поразрядное параллельноесчитывание через схему логическихэлементов ИЗИ 32 стеков в блок регистровой памяти из группы регистровхранения стеков 27 группы регистров...
Устройство для определения матрицы достижимостей графа
Номер патента: 1410054
Опубликовано: 15.07.1988
Автор: Костюк
МПК: G06F 15/173
Метки: графа, достижимостей, матрицы
...дуг,1, на выходах которых также появляются "1".при наличии "1" в соответствующемтриггере 3 модели дуг 1, поступающиена входы элементов ИЛИ,4 с индексами,совпадающими с индексами достижимыхвершин, а значит достижимых и из вершины И и т.д, Таким образом, на каждом такте Р на выходах элементовИЛИ 4, соответствующих вершинам, достижимым из вершины с индексом Р, будут присутствовать сигналы "1",что соответствует строке Р матрицыдостижимостей исследуемого графа,Информация с выходов элементов ИЛИ 4 .поступает через открытые элементыИ 6 и элементы И 15 на информационныевходы триггеров 3 всех строк матрицымоделей дуг 1, но ее фиксация осуще-ствляется только в триггерах 3 строки Р, т.е. строки с номером равнымномеру текущего такта. Фиксация...
Устройство для анализа параметров предикатных сетей
Номер патента: 1410055
Опубликовано: 15.07.1988
Автор: Цымбал
МПК: G06F 15/173
Метки: анализа, параметров, предикатных, сетей
...извлекаются допустимые для данного номера предикатной вершины значения предиката и сравниваются на схеме 11 с текущим значением предиката, при этом счетчик 13 фиксирует текущий номер операции сравнеР ния. При сравнении текущего и допустимого значений предикатов текущий номер операции сравнения через блок 22 элементов И записывается в ре- гистр 6, при этом происходит останов блока 1 синхронизации и запуск очередного вычислительного блока 2, подключенного через контакты 19, 20 наборного поля к соответствующему разряду регистра 6,. Далее работа устройства повторяется, Изменяя Н или алгоритмы, исполняемые вычислительными блоками 2, можно (на счетчиках 12) зафйксировать количество обращений к каждому блоку 2, т.е....
Устройство для перебора перестановок
Номер патента: 1410056
Опубликовано: 15.07.1988
Авторы: Алексеев, Бабаев, Ячкула
МПК: G06F 7/06
Метки: перебора, перестановок
...элемента ИЛИ 19 сигнал уровня "1" через управляющий выход 23 блока 2 и управляющий вход 8 блока 1 поступает на вход разрешения считывания данных регистров 3., =1 и. Числа исходного определяющего множества Х .с информационных выходов этих регистров через информационные цепи соответствующих ключей 6, =1,п поступают на входы схемы вйбора минимального числа 5. В схеме 5 осуществляется выбор минимального числа и код соответствующий этомуз 141 числу с выхода схемы 5, через выход 10 блока 1, второй информационный вход 22 блока 2 поступает на информационные входы ключей 2 1;, ь=д,и, Так как при этом сигнал высокого уровня минимального числа исходного определяющего множества через,его информационную цепь поступает на вход сумматора 151. В...
Корреляционное устройство для определения задержки
Номер патента: 1410057
Опубликовано: 15.07.1988
Авторы: Абдуллаев, Багиров, Ильканаев, Мкртычев
МПК: G06F 17/15
Метки: задержки, корреляционное
...числотактов, которое определяется исходяиз максимально возможной ошибки между компенсируемой и расчетной геометрической задержкой. Если при этом коды на входах блока сравнения 5 не совпадут, что может иметь место при наличии ошибки в ретранслированном массиве, на выходе переноса второго счетчика 8 формируется импульс, который фиксируется первым счетчиком1 О. При этом происходит сдвиг импульсов в регистре сдвига 2 в противоположном направлении на и тактов. Низкий логический уровень, возникающий на соответствующем выходе дешифратора 9, запирает соответствующие элементы И первой 3 и второй 4 групп, исключая из сравнения ш разрядов регистров сдвига 1 и 2. Число ш должно определяться из условия аК, где К - максимально возможное число...
Устройство для вычисления скользящего среднего
Номер патента: 1410058
Опубликовано: 15.07.1988
Авторы: Ахметьянов, Семенов
МПК: G06F 17/18
Метки: вычисления, скользящего, среднего
...сумматора 1, прибавляя к его содержимому значение текущего элемента окна , кроме этого , данный ТИ поступае т на вход счетчика 9, увеличивая е го содержимое на " 1 " , и через второй элемент ,1 4 задержки на сдвигающий вход регистра 7 , сдвиг ая его содержимое на один разряд всторону младших. Время задержки элемента 14 задержки выбирается исходя из времени выполнения операции сло-, жения сумматором 1. Следующий ТИ вновь через третий 12 элемент И проходит на первый 10 и второй 11 элементы И и при наличии в младшем разряде сдвигового регистра 7 "1" процесс вычисления повторяется, при наличии в младшем разряде этот ТИ проходит через первый элемент Й 10, изменяет содержимое адресного счетчика 6 так, что из блоков памяти 4 и 5...
Прогнозатор длительности производственных операций
Номер патента: 1410060
Опубликовано: 15.07.1988
Авторы: Голубева, Григорьев, Гуревич, Киселева, Кулаков, Лачков, Матяш
МПК: G06F 17/00
Метки: длительности, операций, прогнозатор, производственных
.... При поступении тактового импульса в элемент8 задержки он. задерживается на врея, необходимое для срабатывания блоов 33 - Зб и после этого открываетлюч 37, Двоичное числозапоминатся в регистре 39.Блоки 19, 20 приведения работаютналогично блоку 18 восстановления,а исключением того, что на группуходов 28 блока 19 приведения, подктченных к входам группы 33 регистров, вместо х, хпредварительно 30одаются средние х и фактическиеьд значение параметров производственн ойоперации, а на входы 26 блока 19риведения, соединенные с входамиуппы 35 умножителей, вместо кон 35тант а а а - константы Ьй,.,Ьп. В выходном сумматоре блока 36 суммирования вычисляется разность между восстановленной рациональной длительностью производственчЬ40нои операции 1 ,...
Устройство ортогонализации системы линейно независимых сигналов
Номер патента: 1411723
Опубликовано: 23.07.1988
Автор: Авраменко
МПК: G06F 1/02
Метки: линейно, независимых, ортогонализации, сигналов, системы
...ре исл тем ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ОПИСАНИЕ ИЗОБР РСКОМУ СВИДЕТЕЛЬСТВУ 4097478/24-2429.07,8623.07.88. Бюл, УВ.Ф.Авраменко685,3(088,8)Авторское7973, кл.торское с050, кл. О ОРТОГОНАЛИЗАЦИИ СИСЕЗАВИСИМЫХ СИГНАЛОВие относится к автомательной технике, предиспользования в генерартогональных базисных функций и в устройствах спектрального анализа. Цель изобретения - расширение функциональных возмежностейустройства за счет ортогонализациипроизвольных линейно независимых сигфналов, Устройство содержит п интеграторов 1 (п - число сигналов в системе), и ключей 2, н блоков памяти 3и вычитателей 4, входы 5-8, вход 9начальной установки, вход 10 синхронизации, выходы 11-14. Введение интераторов, ключей, блоков памяти...
Генератор м-последовательности
Номер патента: 1411724
Опубликовано: 23.07.1988
МПК: G06F 1/02
Метки: генератор, м-последовательности
...в,моменты времении (с+1);Т - квадратная матрица порядка И,вид которой определяется коэффициентами образующего многочлена ф (Х).Генератор работает следующим образом.Передначалом работы сигналом по установочному входу все регистры генератора устанавливаются в одно иэ разрешенных состояний. Запрещенными являются либо нулевое состояние всех регистров одновременно, либо состояния Ь,(Ь+1)(2 - 1) какого-либо из регистров (цепь установки в исходное состояние не показана). Установочный вход соединен с установочными входами всех регистров генерато-: ра.Рассмотрим случай, когда образующий многочлен имеет видФ(Х) а х + а х + а,а ьа 5 а ОБлоки умножения каждой группы осуществляют умножения на а и а в по" ле СР(Ь), блоки деления -...
Генератор последовательности -чисел фибоначчи
Номер патента: 1411725
Опубликовано: 23.07.1988
Автор: Ткаченко
МПК: G06F 1/02
Метки: генератор, последовательности, фибоначчи, чисел
...оп-с тимального р-кода Фибоначчи избира 1 О тельно, на входы 19 и 22 подаются соответствующие номера кодовых комбинаций.В исходном состоянии все регистры и счетчик обнулены. В первом режиме работы на входе 19 устанавливается число ц (п)-1, Работа начинается с подачи на вход 5 числа "1" в первом такте работы, Далее значения выражения (3) формируются в регистре 1 в каждом такте работы путем сложения содержимого регистров 1 Р+, у+, 4 на сумматоре 3 и перезаписи содержимого регистров 1-1 1. Через и-рРтактов на входе 2 генератора устанав ливается нулевой потенциал. В регист- . ре 1 фиксируется значение фР(п-р), Одновременно нулевой потенциал с входа 2 генератора переключает входы сумматора 3 к выходам регистра 1 и счетчика 12, на вход 11...
Устройство для ввода информации
Номер патента: 1411726
Опубликовано: 23.07.1988
МПК: G06F 3/00
Метки: ввода, информации
...что приводит к снижению быстродействия устройств, инициа 50тивного ввода информации. Посколькуустройства инициативного ввода используются в случаях, когда времяреакции ЭВМ на изменение входной информации часто является критическим,то в данном устройстве используется55механизм ответа на параллельный опрос, позволяющий уменьшить это время,Если к одной линии прерываний интер 26 4фейса ЭВМ подключено К устройств(капример, 8 или 6) и запросы отних могут приходит одновременно, тодля быстрой идентификации запросивших прерывание устройств ЭВМ посылает командупараллельного опроса, Приэтом каждое устройство посылает битинформации о состоянии (в данном случае о наличии изменений на входах)по отведенной ему линии шины данныхинтерфейса ЭВМ, что в...
Устройство для предварительной обработки информации
Номер патента: 1411727
Опубликовано: 23.07.1988
Авторы: Артеменко, Галкин, Даниляк, Минский
МПК: G06F 3/05
Метки: информации, предварительной
...интервала интерполяции поочередно поступ ют на вход делителя 9. Делитель опЛ,еляет значение ДС= вми нимальноред ого времени изменения состояния число- импульсного сигнала для каждого канала, которое переписывается в соответствующий регистр блока 10 регистров и счетчик времени блока 11.С момента запуска устройства каждый счетчик времени начинает отсчет заданного времени ДС, по истечении которого выдает сигнал конца счета, по которому соответствующий счетчик ЧИС блока 12 увеличивает текущее значение число-импульсного сигнала наЭтог же сигнал поступает на управляющий вход соответствующего регистра блока 10, разрешая перезапись значения д в соответствующий счетчик времени блока 11 для продолжения работы, При переполнении одного иэ...
Многоканальное приоритетное устройство
Номер патента: 1411728
Опубликовано: 23.07.1988
Автор: Точин
МПК: G06F 9/50
Метки: многоканальное, приоритетное
...отсутствиинескольких соседних каналов выходэлемента НЕ 5 (3 + 1)-го канала должен быть соединен с входами элементов И 4 и И-НЕ 3 (3 + 3)-го, (3 ++ 4)-го и т.д. каналов с соответствующим увеличением числа входов элементов И 4 и И-НЕ 3. Изобретение относится к вычислительной технике, может быть исполь,зовано в распределенных системах обработки информации для организациимагистрального обмена 1",ВМ с большимколичеством абонентов и является усовершенствованием устройства по авт.св. У 862142,Цель изобретения - повышение надежности устройства эа счет сохранения возможности распространения сигнала опроса при отсутствии одного,из каналов на время устранения неисправности абонента.На чертеже приведена схема устройства.Устройство содержит п каналов...
Ячейка однородной трассирующей сети
Номер патента: 1411729
Опубликовано: 23.07.1988
Авторы: Волченская, Дудкин, Князьков, Пуолокайнен
МПК: G06F 7/00
Метки: однородной, сети, трассирующей, ячейка
...каждой ячейки.Подготовка сети к распространению волны требует подачи сигнала сброса на входы 18 всех ячеек сети, подачи 3 141дом формирователя 4, второй выход 49блока - с входом блока 5, третий выход блока - с выходом 19 ячейки.Формирователь 4 маркера (фиг.5)состоит из элемента ИЛИ 50 и триггера 51 индикации маркера.Блок 5 памяти направлений (фиг.б)содержит триггеры 52-59 для восьминаправлений, элементы ИЛИ 60-62, эле менты И 63 и 64, элемент 65 задержкии элемент НЕ 66. В блок поступаютгруппы сигналов с выходов блоков б и7 (входы 67-70 и 71-74 соответственно). Нулевые выходы 75-78 и 79-82,ортогональных 52-55 и диагональных56-59 триггеров образуют группы выходов блока 5, сигналы с которых поступают на информационные вхопы...
Универсальный логический модуль
Номер патента: 1411730
Опубликовано: 23.07.1988
Авторы: Авгуль, Изотов, Торбунов, Якуш
МПК: G06F 7/00
Метки: логический, модуль, универсальный
...логическая функция четырехпеременных Г(х ,х ), определяемаяфвектором настройки Ц=(33,031 ). 25Рассмотрим алгоритм настройки.Пусть у . - значение реализуемой устройством логической функции Г(х ,х,)4на -3 наборе переменных х х4=1,16. Сформируем следующие кортежи 3 30 Вектор значений Г(х ,х )й411 б=(3,0,0,0,0,0,0, 0,1,0, 3, 3, 1,0),Находят кортежи Ч,А,В,С,0:Ч=(0,3,3,3,0,3,0,1,0,0,0,0,0,0,3).откудаУ(х х) хх чххИз таблицы настроек находят, что Ч 1(х фх 4) является девятои типово2.ф 4функцией трех переменных, следовательно, сигналы настройки равны:33 -х ,33 . ОфЫЗ-хйф 114 хзБ хтАналогично функция Е (х х ) яв 2. 4 ляется восьмой типовой функцией трех переменных и определяемые ею сигналы настройки равны :Ц =Ц =31 = 0 ; Б =х ; Б =х8 3 10 11 4...
Настраиваемый функциональный модуль
Номер патента: 1411731
Опубликовано: 23.07.1988
Авторы: Викентьев, Лепихина, Синегубов
МПК: G06F 7/00
Метки: модуль, настраиваемый, функциональный
...вход х сиги ф3нала 1, а на вход х сигнала Ц,Входы х и х при этом отождествляются с К- и Б-входами триггера соответственно. Подставляя эти значенияв систему , получаютЦ(М, )КБ Е,.,==ЯКА О, КЧБР, ,Функциональный модуль реализует Б-триггер при подаче на вход х сигме ювз нала 1 , а вход хз соединяется непосредственно с входом х . Входы х, и х отождествляются с К- и Б-входами соответственно. Подставляя эти значения в систему , получаютЯ,"= (БЧ) К.БК:=БАХЧИКЧЯК=ЯЧОКДля того, чтобы модуль реализовал КБ-триггер, необходимо настроить его так же, как для реализации К- или Е-, или Б-триггера, полагая запрещенной одновременную подачу сигнала единицы на Я- и К-входы триггера.Функциональный модуль реализует ВЧ-триггер при подаче на вход х сиг 11...
Ячейка однородной структуры
Номер патента: 1411732
Опубликовано: 23.07.1988
МПК: G06F 7/00
Метки: однородной, структуры, ячейка
...относится к автоматике и вычислительной технике и предназначено для построения плоскостных однороднъм структур, реализующих про извольные логические функции при условии равной доступности прямых и инверсных выходов источников информации еЦель изобретения - упрощение ячей О ки.На фиг.1 приведена функциональная схема ячейки; на фиг.2. - логические и коммутационные схемы, реализуемые ячейкой путем настройки. 15Ячейка содержит первый 1 и второй 2 информационные входы, первый 3 и второй 4 настроечные входы, мультиплексор 5, элемент ЗАПРЕТ 6, элемент И 7, мажоритарный элемент 8, первый 20 9 и второй 10 выходы.Путем подачи настроечных сигналов 2 и 2соответственно на первый 3 и второй 4 настроечные входы ячейка настраивается на...
Устройство для умножения
Номер патента: 1411733
Опубликовано: 23.07.1988
МПК: G06F 7/49
Метки: умножения
...занесение в первом такте старшего разряда множимого А наинформационные входы триггеров 6 и 7всех модулей поступают текущие значения положительных и отрицательныхразрядов множимого, Далее, проходяпо цепи, состоящей из последовательно включенных элементов 5 потактнойзадержки всех модулей, единичный импульс разрешает поочередное занесе"ние разрядов множимого в триггеры 6и 7 модулей соответствующих разрядов.На тактирующие входы триггеров 8и 9 модулей 4 старшего разряда управляющий сигнал йоступает во втором такте (с выхода элемента 5 задержки модуля). На информационныевходы триггеров 8 и 9 модулей всехразрядов последовательный код множителя В поступает задержанным наодин такт элементами 1 и 2 задержки, Таким образом, первый...
Последовательный сумматор
Номер патента: 1411734
Опубликовано: 23.07.1988
Авторы: Гаврилюк, Квитка, Лужецкий, Стахов
МПК: G06F 7/49
Метки: последовательный, сумматор
...операндов. Сложение первых и вторых разрядов регистров 1 и 2 сдвига происходит параллельно и начинается в момент появления сигналов на входах 21 и 22, вследствие чего информация первых и вторых разрядов411734 4 О 5 25 20 35 40 45 50 операндов А и В, пройдя через элементы И 5 и 7, а также элементы И 6 и 8 поступает на первый и второй входы одноразрядных сумматоров 9 и 10,Если на первом и втором входах сумматоров 9 и 10 присутствуют "0" "1" или "1", "0", то на первых выходах (суммы) сумматоров появляются единичные сигналы, которые при наличии разрешающего сигнала на входе 23 проходят через элементы И 13 и 14 и записываются в регистры 15 и 17 сдвига для хранения результата суммирования. На вторых выходах переноса сумматоров 9 и 10...
Сумматор кодов фибоначчи
Номер патента: 1411735
Опубликовано: 23.07.1988
Авторы: Лужецкий, Соболева, Стахов, Черняк
МПК: G06F 7/49
Метки: кодов, сумматор, фибоначчи
...+ 1), (3. + 2)-го разрядов суммыЯ Я 1+ ф Ясоответственно,полученным на основе анализа условий,при наличии которых возникает переносв -м разряде суммы,Таким образом 10 з 14117Следовательно, значение 1.-го разряда суммы определяется значениями перечисленных сигналов (точнее наличием каких-либо из них либо отсут 5 ствием). Сумматор кодов фибоначчи позволяет получать сумму кодов Фибоначчи в минимальной форме за один такт,15Формула изобретения Сумматор кодов Фибоначчи, содержащий в каждом разряде первый, второй, третий, четвертый элементы И, первый, 20 второй, третий, четвертый элементы ИЛИ, первый, второй, третий элементы НЕ, причем входы 1-го разряда первого и второго операндов, где 1. = 1,п, и - разрядность операндов, сумматора 25...
Одноразрядный двоичный сумматор
Номер патента: 1411736
Опубликовано: 23.07.1988
Автор: Дьяченко
МПК: G06F 7/50
Метки: двоичный, одноразрядный, сумматор
...выход 11 сигнала генерации переноса, выход 12 сигнала переноса,вход 13 управления режимом работы,В представленной схеме подаваемый 25на вход 6 первый операнд эадан в прямой форме А, подаваемый на вход 7второй операнд задан в инверсной форме В, а подаваемый на вход 8 переносзадан в прямой форме С, в связи счем узел 1 выполнен на псслецовательно включенных элементах РАВНОЗНАЧНОСТЬ 14 и НЕРАВНОЗНАЧНОСТЬ 15, узел2 - на элементе И-НЕ 16, узел 3 - на,элементе ИЛ 1-НЕ 17 узел 5 - на эле 335менте НЕРАВНОЗНАЧНОСТЪ 18.Сумматор работает следующим образом.При подаче на вход 13 сигнала Я=1выполняется операция "А плюс В", гдеоперанды А и В представлены в прямыхкодах. При Я=О сумматор выполняетоперацию "А минус В" также в прямыхкодах. Одноразрядный...
Комбинационный сумматор
Номер патента: 1411737
Опубликовано: 23.07.1988
Авторы: Варшавский, Гольдин, Кондратьев, Цирлин
МПК: G06F 7/50
Метки: комбинационный, сумматор
...выходы р и р схемы оказываются в инертном состоянии, в результате чего открываются.транзисторы 26 и 27Значение О на входе элемента НЕ 39 появляется после того, как открываются транзисторы 3,6 и 8, т,е, после того, как в инертное состояние возвращаются входы а, Ь и р. В результате на выходе элемента НЕ 39, т.е, вы" ходе в, появляется значение 1, схема возвращается в инертное состояние.Таким образом, рабочее состояние выходов з и в суммы данного разряда .появляется только после того, как .все его входы (в том числе и переноса из предыдущего разряда) перейдут из инертного в рабочее состояние. При этом рабочее состояние на выходах(р и р переноса в следующий разряд могут вырабатываться и до этого (на нулевом и единичном рабочих наборах)В...
Цифровой функциональный преобразователь
Номер патента: 1411738
Опубликовано: 23.07.1988
МПК: G06F 7/544
Метки: функциональный, цифровой
...в старший ра 8 последовательных после чего на его вы" ется код 71, а на вхоравнения - коды чисел енство (1) можно У Х 2= Х 1,и работа п равлена на разователя буде бор такого числ наУ ходит л раэ8 последотех пор;венство Описанный процесс прои (п - разрядность регистра вательных приближений) до пока не будет соблюдено р (2). После этого с выхода функционального преобразо но считывать код числа У. цифровогоателя можО ормула из т е я Цифровой функциональный преобразователь, содержащий два регистра, первый умножитель, первый блок памяти значений синуса и косинуса, схему сравнения и регистр последовательных приближений, причем входы первого и второго аргументов преобразователя соединены с информационными входами первого и второго...
Синусно-косинусный преобразователь
Номер патента: 1411739
Опубликовано: 23.07.1988
Авторы: Агизим, Горячева, Карплюк, Крамаренко
МПК: G06F 7/548
Метки: синусно-косинусный
...первого синхронизируюшего импульса на синхронизируюшие входы регистры синуса 1 и косину са 2 запоминают значения аи Ь поэтому на выходах сумматоров синуса 3 и косинуса 4 образуютсяновые числа а и Ь , причем 2а + 1 Ь(а + 1 Ь) ( - с) . После прихода п синхроимпульсов в регистрах оказываются числа а и Ь причемяЗласЕса+ 1 Ь= (а + 1 Ъ) (1 + ск )е(4) Процесс протекает в соответствии с (1) до тех пор, пока не изменится знак числа в регистре 2. Вследствие этого меняется связь между предыдущим и следующим состояниями, т.е.система уравнений (1) заменяется сле- дующей(1 + се ), (6) Так как умножение на положительное число не меняет знаков, то знак ЪЬ+1 совпадает со знаком Ь , поэтому вновь вступает в силу правило. (1), Однако знак Ь,...