G06F — Обработка цифровых данных с помощью электрических устройств
Цифровой дискриминатор
Номер патента: 1691832
Опубликовано: 15.11.1991
Автор: Хегй
МПК: G06F 7/00
Метки: дискриминатор, цифровой
...1 и второй 2 буферные регистры служат для записи текущих значений соответственно первого и второго входных сигналов, а третий 3 и четвертый 4 буферные регистры - для записи предыдущих значений тех ке сигналов,Первый компаратор 5 сравнивает абсолютные значения, на его выходе сигнал формируется при (достаточном) равенстве текущих дискретных зцачений сигналов. Второй компаратор 6 служит для сравнения градиентов входных сигналов, на его выходе сигнал формируется при совпадении направления изменения обоих сигналов, т,е. когда оба сигнала одновременно нарастают или убывают.Блок 7 управления коммутацией формирует сигнал в соответствии с требуемыми условиями переключения входных сигналов, Например, в простейшем случае, когда...
Устройство для сортировки чисел
Номер патента: 1691833
Опубликовано: 15.11.1991
Авторы: Ази, Заболотнев, Мажников, Туравинин
МПК: G06F 7/06
Метки: сортировки, чисел
...- адрес с максимальным порядковым номером, по которому триггер 17 группы находится в единичном состоянии, При единичном сигнале на выходе переполнения счетчика 4 (истинный адрес (К+1)-й) триггер 25 устанавливается в нулевое состояние, расшифровка адреса дешифратором б не про-, изводится, На выходах элементов И 14 группы нулевые сигналы, поступая через элемент ИЛИ 8, запрещают прохождение тактового импульса через элемент И 16 и1 азрешают его прохождение через элемент И 9, При поступлении единичного сигнала с выхода элемен га 22 Н Е на вход запуска узла 23 выбора опорного адреса на выходе узла, соответствующего вновь выбранному опорному адресу, формируется единичный сигнал, который поступает на информационный вход соответствующего...
Устройство для умножения по модулю к
Номер патента: 1691834
Опубликовано: 15.11.1991
Автор: Музыченко
МПК: G06F 7/49
...элемента с весами входов а = 2 ( = 11) и порогом К на последоваь 1тельно соединенных элементах И и ИЛИ. Выход блока соединен с входами разрядов выходного сумматора 8 с номерами, равными номерам единичных разряцов в двоичном представлении числа С = 2 - Кчто при К=5 составляет С=2 -5=:3, Всоответствииэ,- " этим выход порогового блока соединен с входами первого и второго разрядов сумматора 8, Если входной код узла 7 суммирования па модулк К равен или превышает 2 К, пороговый блок выполняют в виде мнагопорогового элемента 10, соединенного выходами с входами блока 11 формирования вычетов. Многопороговый блок элемент 10 имеет входы с весами 2 ( == О, 11-1) и порогами выходов А = К, 2 К а К (где а = - , гп - максимальное значение хода...
Последовательный сумматор
Номер патента: 1691835
Опубликовано: 15.11.1991
Авторы: Зимин, Кремез, Роздобара
МПК: G06F 11/08, G06F 7/49
Метки: последовательный, сумматор
...45;+1, 45 н 2. Кроме того, этот сигнал через выход21 проходит на вход соответствующего Т- триггера 53 блока 9 контроля свертки, устанавливая его в "1".По сигналу с входа 13 осуществляется контроль правильности выполнения операции свертки. В случае отсутствия ошибкипри выполнении операции свертки в 1-м разряде блока 7 на выходе элемента И 37 формируется сигнал, который, поступая через выход 21 на вход Т-триггера 53 ь переводит его в нулевое состояние, В случае ошибки в любом из четырех старших разрядов блока7 на выходе 16 формируется сигнал ошибкипорции и формирования и-разрядного кода суммы требуется (и+3) такта работы последовательного сумматора.Пример работы последовательного сумматора при сложении кодов "01001" и "01010"...
Устройство для определения функций принадлежности линейной комбинации нечетных множеств
Номер патента: 1691836
Опубликовано: 15.11.1991
Автор: Борисов
МПК: G06F 7/50
Метки: комбинации, линейной, множеств, нечетных, принадлежности, функций
...К 1, К 2.Кп, а на выходах блока 17 умножения сигналы А 1 а 1, А 2 а 2 Ап ап, которые суммируются в сумматоре 18,По сигналу запуска с входа 19 включается генератор 20, который вырабатывает импульсы, подсчитываемые в счетчике 21, Сигнал на кодовом выходе счетчика соответствует текущему значению у результирующей функции принадлежности Муу), Если начальные текущие значения у необходимо сделать отрицательными, то начальное состояние счетчика соответствует требуемому начальному значению, При этом вместо выхода переполнения выходной сигнал счетчика может подаваться на дешифратор максимального значения носителя, с выхода которого сигнал подается через элемент 12 задержки на вход останова генератора 20,Из текущего значения у с выхода счетчика...
Вычислительное устройство
Номер патента: 1691837
Опубликовано: 15.11.1991
Авторы: Бейлин, Бурба, Захаров
МПК: G06F 17/10, G06F 7/54
Метки: вычислительное
...через коммутатор 29 и блок 46 элементов ИЛИ на вход второго сумматора 47. На другой вход этого сумматора с выхода регистра 19 через блок элементов ИЛИ 48 направляется сигнал, соответствующий величине Х.С выхода сумматора 47 сигнал, соответствующий величине ;, поступает через коммутатор 20 на вход преобразователя 30 кусочно-линейной функции, на другие входы которого с регистров 27 и 28 поступают сигналы, соответствующие коэффициентам 7 и У. Преобразователь 30 вычисляет линейную трансформацию Ц) лекальной функции по формуле(1), которая направляется на выход устройства.В дальнейшем работа устройства для вычисления по формуле (2) и (1) повторяется. до тех пор, пока не исчерпаются аргументы 11, т.е. формулы (2) и (1) отрабатываются в...
Генератор случайных чисел
Номер патента: 1691838
Опубликовано: 15.11.1991
Авторы: Давлиев, Лысенков, Малиновский, Мартыщенко, Филюстин
МПК: G06F 7/58
Метки: генератор, случайных, чисел
...вход блока 38, на второй вход которого с регистра 39 через ключ 33 подается величи на Л 1, Под действием восьмого импульса генератора 1 в блоке 38 происходит перемножение величин Ь и 25, результат 76 через ключ 36 подается на второй вход блока 20, на первый вход которого с блока 4 подается величина в.Под действием девятого импульса гене. ратора 1 на девятом выходе дешифратора 3 формируется сигнал, который поступает на вход остановэ генератора 1 и выключает его. Под действием этого же сигнала в блоке 20 происходит сложение величин щ и Ев. Результат Х 1 через ключ 31 поступает на выход генератора случайных чисел. Одновременно с этим сигнал с девятого выхода дешифратора 3 через элемент 29 задержки поступает на вход "Сброс" счетчика 2 под...
Генератор псевдослучайных чисел
Номер патента: 1691839
Опубликовано: 15.11.1991
Авторы: Гроль, Карачун, Лупанова, Петлин, Романкевич
МПК: G06F 7/58
Метки: генератор, псевдослучайных«, чисел
...на выходах последнего возникает двоичный М- разрядный код, причем временной сдвиг между импульсами, поступающими с выходов 17 и 18 блока 7 управления, выбирается иэ условия установления уровня потенциа 40 лов на выходах задающего генератора псевдослучайных последовательностей.Функциональным назначением счетчика 15 является реакция на появление на )-м выходе задающего генератора подряд(И) нулевых потенциалов. С появлением на )-м выходе задающего генератора (й) подряд идущих нулей на выходе 16 счетчика 15 возникает импульс заема, который поступает на соответствующий вход блока управления 50 55 7. В результате очередной импульс с выхода 17 блока управления 7 блокируется и этот же нуль с )-го выхода задающего генератора повторно...
Устройство управления микропрограммной эвм
Номер патента: 1691840
Опубликовано: 15.11.1991
Авторы: Кричевский, Любарский, Якуба
МПК: G06F 9/00
Метки: микропрограммной, эвм
...микрокоманды, в котором отслеживается процесс ее исполнения, Для поддержания очередности поступления микрокоманд на исполнение каждый блок обработки микрокоманды хранит приоритет микрокоманды, т.е, ее относительный номер в очереди на исполнение. По мере завершения исполнения микрокоманд с высшими приоритетами приоритеты следующих возрастают,вправление очередностью поступления микрокоманд на имитацию исполнения осуществляется блоком местного управления. Он сравнивает приоритеты микрокоманд,поступающие от всех блоков обработки микрокоманды, и устанавливает на своем выходе значение максимального приоритета в очереди, Это значение псступает на все блоки обработки микрокоманды, которые сравнивают его со своим приоритетом. При совпадении этих...
Устройство для контроля цифровых объектов
Номер патента: 1691841
Опубликовано: 15.11.1991
Авторы: Гроль, Камшилин, Котов, Недосеков, Носков, Романкевич
МПК: G06F 11/25
...к С-входам регистра 4. Следовательно, с приходом сигнала выхода распределителя 8 на стробирующий вход дешифратора 3 состояние выхода блока 5 записывается соответствующий выбоанному номеру контакта разряд регистра 4. Блок5 может формировать единичные и нулевые сигналы различной вероятности.Сигнал с первого выхода распределителя 8 поступает также на синхровход генератора 13, формируя в каждом такте контроля новый псевдослучайный набор, разряды которого используются для подачи в объект через соответствующие мультиплексоры 28 блока 9 коммутации равновероятных испытательных сигналов в непрерывном режиме (т.е. в каждом такте контроля, так кэк//содержимое второго регистра 6 в течение всего периода проверки остается неизменным).Третий вид...
Устройство тестового контроля
Номер патента: 1691842
Опубликовано: 15.11.1991
Авторы: Гузик, Итенберг, Криворучко, Секачев
МПК: G06F 11/26
Метки: тестового
...О) и регистра 78 (равно А) вызывает появление нулевого сигнала на выходе схемы 77 сравнения, который по переднему фронту следующего (А+1)-го тактового импульса записывается в О-триггер 80, завер 16918420 30 45 50 55 шив формирование на выходе триггера 80 импульса, по заднему фронту которого Т- триггер 81 перебрасывается в нулевое состояние,В результате на прямом выходе триггера 81 появляется нулевой потенциал, который прекращает блокировку выдачи информации с выходов регистров 151-15 П через элементы ИЛИ 161 - ИЛИ 16. Таким образом на входы элементов И 171- И 17 П с нулевых выходов разрядов регистров 151 - 15 п, определенных записью "0" в эти разряды как однонаправленные, поступают единичные сигналы, которые разрешают прохождение на...
Устройство для отладки и контроля хода программ
Номер патента: 1691843
Опубликовано: 15.11.1991
Авторы: Михайлов, Пысин, Разумов
МПК: G06F 11/28
Метки: отладки, программ, хода
...команды.Чтобы устранить в устройстве возможные сбойные ситуации при выполнении режима замены, необходимо организовать задержку выполнения программы нэ время переключения информации на шинах, Такие задержки осуществляются путем выработки сигнала блокировки синхрогенератора микроЭВМ блоком 25 управления записью. Этот сигнал поступает через блок 17 выработки остэнова на выход 41 устройства.Остановы микроЭВМ осуществляются блоком 1 задания, режимов, Дешифратор 13 служит для выделения кода холостой команды. Генератор 12, счетчик 14 и дешифратор 16 служат для организации динамической запитки блока отображения контрольной информации 27,Блок 17 выработки останова работает следующим образом. По выбору режима останова по адресу и по приходу...
Вычислительный комплекс
Номер патента: 1691844
Опубликовано: 15.11.1991
Автор: Горшков
МПК: G06F 15/00
Метки: вычислительный, комплекс
...- с младшими 4 разрядами шины 7 адреса, причем остальные 12 разрядов шины 7 адреса поступают на дешифра-; д тор 5 адреса, управляющий включением ЦАП 3 как периферийного устройства.Комплекс работает следующим обраэом.Программа работы блока 1 в предлагаемом режиме состоит из цикла передачи двухбайтового значения (в таблице приводится ее фрагмент), При программировании.О перед выдачей блока данных предварительно, в регистр косвенного адреса стека 16 блока 1(Н в микропроцессоре КР 580 ВМ 80) записывается код ЦАП 3 в адресном пространствемикроЭВМ, поэтому ЦАП 3 занимает 16 ячеек памяти в ЗУ 2. Затем принятые иэ ЗУ 2старшие разряды данных пересылаются врегистр 1. стека 16. Далее происходит выдача младших 8 разрядов данных через шинуданных 6...
Потоковый параллельный процессор
Номер патента: 1691845
Опубликовано: 15.11.1991
Автор: Александров
МПК: G06F 15/00
Метки: параллельный, потоковый, процессор
...такте управляющих сиг- . налов в соответствии с формулами:БЛ (Сч 4 к+1 Сч 41 " Сч 4 г. ф Сч 4 к"55 "Сч 4 к+1 х, где К=1 одгр;"0" при х РЕГГА = х( % пвект .= "00") ПН 1П Ннннг П Рьп ЖЛ )П = х ГОГОТх ) ГД " йОВТ "ПБЛ);где ПОВН 1" при х(% ПОВТ НВ; ПБЛ);1,"0" при х ПОВТЧТ = х( х ЗП СЧ 4,Сч 4 гКСч 4 к+1;У 1- х(ГОТ- Я);У 2 = (ГДу ПОВТ х;УЗ=1" при КПвект="01 "1 НВуПОБРь 1);0" при х ПОБРУ 4 = Пвект.= "01") НВ)У 5= х(НВ" ПОБР);У 6 = НВ;У 7 = т(НВ ПОБРь 1);У 8 = ПОВТУ 9= х ГОТ;ПОБР = УЧ,На фиг, 4 представлены временные диаграммы синхронизирующих сигналов. Длительность такта работы блока 1 обозначена,блока 2 - Т.Формула изобретения1. Потоковый параллельный процессор,содержащий блок обработки, первый блокобработки команд, первый коммутатор,причем...
Вычислительное устройство петлевой локальной сети
Номер патента: 1691846
Опубликовано: 15.11.1991
Авторы: Малахов, Медведев, Сосин
МПК: G06F 15/16, G06F 15/17
Метки: вычислительное, локальной, петлевой, сети
...вычислительное устройство, выполнявшее функцию контроллера петли, переходит в режим оконечного устройства, а5105 20 25 30 35 50 55 функция контроллера передается следующему петлевому интерфейсу, находившемуся до этого в режиме оконечного устройства. Уведомление об изменении режима работы в виде командного слова размещается в передающем регистре 3 вычислительного устройства - контроллера петли, а затем передается в петлю, Выбранное вычислительное устройство, находящееся в режиме оконечного устройства, принимает командное слово об изменении режима в приемный регистр 2 и распознает его блоком управления. Блок 4 управления изменяет режим оконечного устройства на режим контроллера петли, выдавая управляющее воздействие на блок 5...
Систолический процессор
Номер патента: 1691847
Опубликовано: 15.11.1991
МПК: G06F 15/16
Метки: процессор, систолический
...обработки в первую область блока 33 памяти устройства 102 обмена в ячейки состояния данных областей блока памяти соответственно первого 101 и второго 102 устройств обмена записывается нуль и единица. Одновременно с обработкой массива с первой области блока 33 памяти устройства 101 обмена во вторую область блока 33 памяти данного устройства обмена с входа 3 загружается второй массив данных со своей управляющей информацией, По окон- чании загрузки информации во вторую область блока 33 памяти устройства 101 обмена в ячейку состояния данной области блока 33 памяти записывается единица. По завершении обработки первого массива данных и загрузки результатов данной обработки в блок 33 памяти устройства 102 обмена вычислительный модуль 111...
Устройство для планирования радиолиний спутниковой связи
Номер патента: 1691851
Опубликовано: 15.11.1991
Авторы: Григоренко, Полушин, Сережкина, Федосеенков
МПК: G06F 17/00
Метки: планирования, радиолиний, связи, спутниковой
...разряда регистра 10;постоянная принудительная "1";постоянный принудительный "О".С первой группы переключателей информация поступает на группы элементов И-ИЛИ 13, "1" на выходе соответствует наличию зоны видимости района обслуживания на данный такт работы устройства.Выходы двух соседних групп элементов И-. ментов И 14. Появление на входе элемента И 14 двух "1" указывает на наличие совместной зоны видимости двух обьектов системы. Выходы элементов И 14 соединены с многоразрядным регистром 18 блока 4 формирования плана, куда поступает информация о начале совместной зоны видимости двух объектов, а также с входами элемента ИЛИ 15, выход которого соединен с одно- вибратором 16, который выдает сигнал в таймер 2 и в триггер 17 со счетным...
Анализатор спектра
Номер патента: 1691852
Опубликовано: 15.11.1991
МПК: G01R 23/16, G06F 17/14
Метки: анализатор, спектра
...2, т/2, т/, соответственно, Выход сумматора 14 коммутируется на выходы сумматора 17 и сумматора 16 в виде т 1, 12, тз соответственно. Результаты сложений в блоках 16 (Ь) и 17(т 6) складываются в сумматоре 18. Коммутационная развязка блоков 13-19 определяет организацию вычислений результатов умножения г= Л 1 сов в, гдеа = 2 лп /й, и = 1, Й 74-1, рекуррентно всоответствии с процедурой г, = 2 гя 1 сов а .гя т, где а = 2 тт /Гя, о = 2. гт/4-1, г, = Ь Г. Значение соя а в реальном устройстве при й = 32 равно 11 10 11. Совокупность связей и действий в сумматорах 14, 16-18 следующая: т 1 = т+ с 2, 12 = т 2 з, тз = т 12, т 4 = т 2, т 7 = 15+ тб. Обозначение 2 есть коммутационный сдвиг чисел набит в сторону старших разрядов.Регистр 15, содержащий...
Устройство для формирования адресов процессора быстрого преобразования фурье
Номер патента: 1691853
Опубликовано: 15.11.1991
Авторы: Дмитриев, Морозевич, Трибуховский, Федосенко
МПК: G06F 17/14, G06F 9/34
Метки: адресов, быстрого, преобразования, процессора, формирования, фурье
...чем операнды остальных пар. Это используется при входе в циклический участок алгоритма, когда время на обработку нулевой пары уменьшено до трех 55 тактов.,"А 2" (столбец 018 табл, 4) - адресныйвход мультиплексора 12 (А 2 = О, к второйгруппе входов блока 8 сравнения подключены выходы счетчика 3, А 2 = 1 - выходы счет 25 чика 4);Ф- пустая микрокоманда,Алгоритм формирования адресов следу ющий:1. Выполняются микрокомэнды с адреЗО сами О и 1 (десятичный эквивалент двоичного адреса), В этих микрокомандахосуществляется сброс счетчиков 2 - 4 (сигналы "Сброс СТ 1", "Сброс СТ 2", "Сброс СТЗ"),чем устройство подготавливается к работе,35 2, Выполняется циклический участокмикропрограммы с адресами 2, 3, чем осуществляется программирование...
Статистический анализатор
Номер патента: 1691854
Опубликовано: 15.11.1991
Авторы: Алыпов, Гвоздев, Евсеев, Фатиков
МПК: G06F 11/34, G06F 17/18
Метки: анализатор, статистический
...блока 2 вычисления начальных моментов, На выходе блока 2 формируются коды выборочных оценок первых двух начальных моментов случайной величины, поступающие на входы блока 3 вычисления среднеквадратического отклонения. На выходе делителя 4 по импульсу с первого выхода синхронизатора 9 формируется код выборочной оценки первого нормированного начального",нмомента 1 , поступающий на вход блока 29 интерполяции, управляемого импульсами с первого и второго выходов синхронизатора 9. На выходе блока 29 формируются коды ординат решетчатой функции распределения, поступающие на соответствующий вход блока 30 индикации. Таким образом, построение оценки закона распределения осуществляется так же, как и в известном анализаторе,Характер возникающих...
Устройство распознавания речевых сигналов
Номер патента: 1691881
Опубликовано: 15.11.1991
Авторы: Крупицкий, Пелевин, Сергеенко
МПК: G06F 7/08, G10L 19/02
Метки: распознавания, речевых, сигналов
...номера узла графа нормализации. Найденные промежуточные значе. ния нормализуемой мерц близости "запоминаются" в аналоговом виде вторым , блоком 13. По окончании поиска найденные значения зарядов записываются соответственно порядковым номером по строкам матрицы фотоприемников и на этом управляемая блоком 16 итерация формирования нормализованной меры близости заканчивается и осуществляется формирование следующего частотного среза исследуемого сигнала.По окончании процесса вычисления нормализованной меры близости для данного эталона ее значение передается в блок 16. По окончании просмотра всех эталонов потребителю выдается информация о наиболее близком эталоне в смысле минимальной корреляционной меры близости.В качестве...
Резервированная вычислительная система
Номер патента: 1691991
Опубликовано: 15.11.1991
Авторы: Власов, Заяц, Николаев, Филяев, Шубинский
МПК: G06F 11/20, H05K 10/00
Метки: вычислительная, резервированная
...44 ИЛИ устанавливает соответствующий триггер 38 блокировки в единичное состояние,По окончании выдачи блока информации об отметках УПО выдает в селектор 1 па входу Зз синхроимпульс СИ 3, по которому содержимое первых 33 регистров всех блоков 32 выборки информации об отметках считывается в блоки оперативной памяти 48 посоедством блоков 50 ввода-вывода соответствующих процессоров обработки 4. По СИ 3 обнуляется содержимое вторых 34 регистров и триггеров 38 блокировки блоков 32 и регистров 19 блока 12 НСП. Информация о числе свободных процессоров 4, предназначенных на обработку информации о новых отметках, и номерах этих процессоров считывается с первого 13 счетчика и регистра 17 соответственно микпропроцессором 53 управляющего 7...
Устройство для ввода информации
Номер патента: 1693597
Опубликовано: 23.11.1991
Автор: Зайка
МПК: G06F 3/00
Метки: ввода, информации
...7 на схемах 8 и 20 сравнения. Посколькупоступающий на элемент И 14 со схемы 8сравнения выходной сигнал берется с выхода, на которомпоявляется сигнал на время, когда код с первого входа схемы 8 сравнеД 15 20 ния, приходящий с регистра 7, больше кодас второго входа, приходящего с блока 9, 50а поступающий на второй вход элемента И 14 со схемы сравнения 20 выходной сигнал берется с выхода, нэ котором появляется сигнал на то время, когда код с первого входа схемы 20 сравнения, приходящий с регистра 7, меньше кода с второго входа, приходящего с. блока 21, то нэ выходе элемента И будет находиться сигнал, разрешающий ввод информации в ограниченное задаваемое блоками 10 и 22 время, Этот сигнал в качестве управляющего поступает на блок 37 и...
Устройство для ввода информации
Номер патента: 1693598
Опубликовано: 23.11.1991
Авторы: Галактионов, Портнов, Салов, Теодорович
МПК: G06F 3/02
Метки: ввода, информации
...кнопки. Этот сигнал через элемент НЕ 3 подается одновременно на вход сброса счетчика 6 и на вход установки в "1" вычитающего счетчика 7. На счетный вход счетчика 6 через элемент 5 запрета поступают синхроимпульсы от генератора 4 импульсов независимо от сигнала, поданного на инверсный вход элемента 5 запрета, что обеспечивается сигналом разрешения (логическая "1") с выхода элемента ИЛИ 8. При нажатии кнопки единичный сигнал разрешает счет импульсов, однако возникающая помеха от дребезга (логический "О") сбрасывает счетчик 6 в нулевое состояние и устанавливает а единичное состояние вычитающий счетчик 7, После окончания дребезга счетчик 6 начинает работать без сбоев,. При прохождении 2" = й импульсов подряд на выходе 2 счетчика 6...
Устройство для вычисления модуля комплексного числа
Номер патента: 1693599
Опубликовано: 23.11.1991
Авторы: Волощук, Дрозд, Лацин, Полин, Шипита
МПК: G06F 7/38
Метки: вычисления, комплексного, модуля, числа
...а два.младших разряда принимают значение "Лог, 0", Поэтому, начиная с 33-го такта (в общем случае - с такта 2" +1), в первый 30 и второй 11и+1регистры будет по очереди заноситься код с модуля с выхода буферного регистра 14, сдвинутый на два разряда в сторону старших разрядов.В 33-м такте первый триггер 9 переходит в нулевое состояние, и начинается второй этап цикла самоконтроля, на которомпятый 12, шестой 13 и первый 22 коммутаторы, первый 16, второй 17 и третий 18 сумматоры и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20 функционируют, как в режиме "Работа",В цикле самоконтроля в качестве большей составляющей выступает максимальное число (2"-1), а в качестве меньшей составляющей - код, получаемый на выходах вычитающего счетчика,Таким образом,...
Устройство для деления
Номер патента: 1693600
Опубликовано: 23.11.1991
Авторы: Андреев, Лужецкий, Малиночка, Стахов, Черняк
МПК: G06F 7/49
Метки: деления
...и-разрядного кода, поступающего старшими разрядами вперед.Рассмотрим работу устройства на примере деления числа "105" в коде Фибоначчи на число "Г.55 34 21 13 8 5 3 2 1 1105=1 1 О 1 О О 1 О 00На вход 8 устройства поступают синхроимпул ьсы.На вход 9 устройства поступает сигнал начальной установки, который устанавливает регистры 1 и 2 в нулевое состояние, Затем на вход 11 поступает управляющий сигнал, во время которого записывается значение делителя в регистр 5, В данном случае записывается число "7", Затем синхронно с каждым синхроимпульсом на вход 10 поступают разряды делимого, начиная со старшего. В первьй такт на вход 10 поступает единица, На выходе сумматора 3 получается код единицы, так как с выходов регистров 1 и 2 поступают...
Конвейерное вычислительное устройство
Номер патента: 1693601
Опубликовано: 23.11.1991
Автор: Блинова
МПК: G06F 7/49
Метки: вычислительное, конвейерное
...Н Е 22. При этом если С 1 = С 2, выбирается разряд Бдополнительного кода отрицательного значения делителя В, если С; ; С 2, то выбирается разряд В20 25 30 35 40 умноженного на Й 1 положительного значения делителя В. В свою очередь, остаток в каждом такте деления сдвигается на один разряд влево по конвейерному вычислительному устройству с помощью обратной связи, соединяющей выход суммы (1+6)-го разряда устройства с входом Яданного 1 с-го разряда устройства.После выбора слагаемых осуществляется суммирование либо в "золотом" 1-коде или 1-коде Фибоначчи (П = 0), либо в двоичном коде(П 1= 1). Если П 1= 1, то выход суммы С однозарядного: двоичного сумматора 4 г 1 роходит через четвертый элемент И 6 и третий элемент ИЛИ 15 и поступает на...
Устройство для вычисления модуля разности двух чисел
Номер патента: 1693602
Опубликовано: 23.11.1991
Авторы: Ганушкин, Кучеренко, Никитин
МПК: G06F 7/50
Метки: вычисления, двух, модуля, разности, чисел
...";На ста,"вшие адресные РхОДЫ Олока 12 Определяет, что старшие 5-1 разряды числа на в:",ОД 8 31 больше сарших Г разрЯДОВ числа на входе 4;, то в блоке 12 выполняется вычитание из Г разрядов числа на входе 32 -2 ОазрЯдсв числа на входе 42. Если старшие Г; разрядов числа на входе 31 меньа 8 стар- )5 их Е 1 р;зрЯдов .числа на входа 4 т то в блоке 12 выполняетсЯ вычитание из г 2 разрядов числа на ьходе 42 "2 разряДОВ числа на Входе 32.сли старшие 1 разрЯДОВ числа на входе 31 равны старшим )-1 разрядам числа на входе 41, то в блоке 12 вцполняетсявычитание по модулю между Е 2 разрядамичисел, содержащихся на входах 32 и 42. Навыходах блока 12 формируется результатвычитания по модулю для Е 2 разрядов чисел, разряд заема вычитания в случае,...
Формирователь логарифмического кода
Номер патента: 1693604
Опубликовано: 23.11.1991
Авторы: Золотовский, Коробков
МПК: G06F 7/556
Метки: кода, логарифмического, формирователь
...ДО и + 3-го раэряца. Числоизсдвигателя 4, величины из блоков 5 и б поступак)т на входы сумматора 7, Число х поСтУПаЕт На ВХОДЫ ЭЛЕМЕгкта ИЛИ-Е)Е (1,который форм)ирует признак г =- 1, если х =- О.С выхода 9 счить)вается знак логарфмичес,(ого кода всГ у, с вы:(адов О считыьаегсясам логарифмический (од, с вь,хода 1 считается признак г,Сумматор приведен д,;я случая, когдаи . 15, Гп =- 1, р = 7,Формирователь прег. наз .ачен вля формироВания лОГарифми)еского кОдс) числа;с,ЛОГВРифМИЧЕС)СИЙ КОД Ч)г)СГ)а Х Ссде,".)Х(ИТ СЛВ-ду.ощие разряды, один разряд для представления признака 2 ,сдин разряд дляпредставления знака числ); )з)2 П )ззрядов для прецставления целой част и логари фмич 8 скОГО кода; и ра;: )ядов дляпредставления дробных...
Генератор случайных чисел
Номер патента: 1693605
Опубликовано: 23.11.1991
МПК: G06F 7/58
Метки: генератор, случайных, чисел
...испытаний, Если накопленная сумма Г ) оц Х ( - т 1) : и, то сиГнал сОд 1 - Р) выхода "Меньше или равно" схемы 9 сравнения через открывшийся клю 13 и элемент 14 задержк) постуггает на элемент ИЛИ 2, При этом датчик 3 вырабатывает новое случайное число и рабста схемы псвторяется.ЕСЛЛ жЕ НаКОПЛЕННая Сумма лП, ТО СИГ- нал с выхода "Больше" схемы 9 сравнения через открывшийся ключ 10 передается на разрешение записи в с)8 и "тр 16 со счетчика 15 числе) Гп, яВляюьцеГося Выходным сигнс) лом генератооа случайны: исел. подчиняющихся биноминальному распределению. Сигнал с выхода ключа 10 обнуляет накапливающий сумматор 8 и через элемент ИЛИ1 1 запуска 8 т Ген 8 ратОр на Выработку НОВОГО случайного числа. Описанные процессы поВторяются,...