G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1780088

Опубликовано: 07.12.1992

Авторы: Петренко, Шипулин

МПК: G06F 13/00

Метки: абонентами, сопряжения, эвм

...него входов и сколько выходов, какие конкретно номера контактов,На основании полученных сведений определяется:- какое количество регистров 4 потребуется, чтобы иметь Вазможность одновременно на все входы абонента 2 подать сигналы,- какие формирователи 9, соответственно связанные с требуемыми регистрами 4, необходимо йереключить в режим передачи информации с входа А на выход В, а какие формирователи 9 требуется отключить;- какие соединения входов с выходами необходимо выполнить в коммутаторе 12, чтобы через коммутатор 3 согласования подключиться ко Всем выходам абонента 2,Таким образом, в режиме передачи информации из ЭВМ 1 на входы абонента 2 требуется:1) повторить несколько раз (количество раз зависит ат разрядности информационного...

Номер патента: 1780089

Опубликовано: 07.12.1992

Авторы: Горский, Сычев, Черемнов

МПК: G06F 17/17, G06F 17/18

Метки: фильтр, цифровой

...формирует единичные импульсы на выходе 8 Л группы 8 и на третьем отдельном выходе 12. Компараторы 2.3, ) = 1.п, по импульсу с выхода 12 формируют нэ своих выходах ре эультаты сравнения выборки Х, поступаю 40 щей с выхода мультиплексора 15, с содержанием Х регистра 1,. Если Х ) Х, то формируется единичный сигнал на первом выходе компаратора 2.1 и, поступая на вход прямого счета счетчика 3,), увеличивает его содержимое на "+1". Тем самым увеличивается номер статистики для выборки Х, находящейся среди множества анализируемых выборок, если зта выборка Х оказывается меньше очередной записываемой выборки Хь Если для некоторого , 1 , окажется Х; ( Х 1, то компаратор 2,1 формирует единичный сигнал нэ втором выходе, Ввиду того, что компаратор 2.1...

Номер патента: 1781671

Опубликовано: 15.12.1992

Авторы: Мирошниченко, Табунщик, Тонкаль, Федотов

МПК: G05B 19/18, G06F 9/00

Метки: программного

...памяти 1, Кроме того, импульс ГИ 3 с выхода элемента И 33 поступит через элемент ИЛИ 40 на вход значения информации в регистр 9. В результате информация, считываемая из ячейки по адресу-номеру начальной вершины, с выхода блока памяти 1 поступитчереэ группу элементов И 15 и ИЛИ 22 на вход регистра 9 и запишется в него, Этой информацией будет номер первой ветви, исходящей из начальной вершины мультиграфа Единичное состояние триггера 51 выдает оазрешение на входы элементов И 32, 30. Разрешение на входе элемента И 30 дает возможность импульсу ГИ 4 пройти через этот элемент и установить триггеры 49 и 50 в нулевое состояние. Нулевое состояние триггера 50 снимает разрешение с входа группы элементов И 13 и с входов элементов. И 31 и 33, что не...

Номер патента: 1781679

Опубликовано: 15.12.1992

Авторы: Заболотная, Красиленко

МПК: G06F 1/04, G06F 15/347

Метки: изображений, картин, квадратных, матриц, умножения

...часть од 2 гп,(и+ 1)-й картинный оптический выход 12 .картинного накапливающего сумматора 7 30является выходом переноса,Для восстановления вида исходных матри ц А = а) и В == Ь 1 ( = 1 в; ) = 1, . в) впервом 1 и втором 2 ДРС следует осуществить в-ый такт циклического параллельного 35сдвига на один дискрет соответственно вле. во и вверх без дальнейшей обработки полученных в результате этого матрицкартин-изображений.Заявленное устройство позволит выполнить и операцию перемножения ттоанспортированной матрицы А = а) "наматрицу В = Я ( ,1, е, ) = 1,гп),Особенностью функционирования устройства в этом случае является необходимость 45осуществления тактов циклического параллельного сдвига на один дискрет вверх; а невлево, как в случае...

Номер патента: 1781680

Опубликовано: 15.12.1992

Авторы: Вышинский, Фесенко

МПК: G06F 7/06

Метки: сортировки, чисел

...счетчика 28, Элементом И-ИЛИ 21 произво 35 дится сравнение значений старших разрядов регистров 10 с единичным значением сигнала запуска, прошедшего через 1-е элементы ИЛИ 191 второй группы на первые входы 1-х элементов И элемента И-ИЛИ 21. Если хотя бы в одном регистре в старшем 40 разряде записано единичное значение, тотриггер 22 задержки установится в единичное состояние. В таком состоянии устройство готово к 45работе.После окончания действия сигнала запуска 1, генератор 24 импульсов блока 3управления начинает вырабатывать синхроимпульсы т 1 и т 2. С прямого выхода триггера 26 на первом входе элемента И 27 блока3 управления будет поддерживаться единичное значение в течение времени выполнения устройством ойерации...

Номер патента: 1781681

Опубликовано: 15.12.1992

Авторы: Боев, Мартыщенко, Пуленец, Филюстин, Шабров

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...информацион 20 ных входов умножителей 4 и 5 подается Е,а на вторые группы информационных входов этих же умножителей через группы 18 и20 элементов ИЛИ из регистра 25 памятичерез демультиплексор 26 соответственно25 К 7,в(выход 34) и Кз(выход 33). На выходахумножителей 4 и 5 появляются произведения соответственно 22 = 71 К 7,8, У = ЕКЗ,которые подаются на первые группы инфор . мационных входов сумматоров соответст 30 венно 7 и 8 (22 - через группу 19 элементовИЛИ, У - через мультиплексор 13 и группу22 элементов ИЛИ).На вторые группы информационныхвходов сумматоров 7 и 8 из регистра 2535 памяти. через демультиплексор 26 (выходы35 и 36) поступают соответственно Кь,о и К(К 1- через группу 23 элементов ИЛИ).Вычисляют соответственно Ез = 22+...

Номер патента: 1781682

Опубликовано: 15.12.1992

Авторы: Зубов, Лебедева

МПК: G06F 11/20, H05K 10/00

Метки: измерительная, резервированная

...в гл разрядах,50 В первых в разрядах записан код подключения 1-го коммутатора к первому измерительному модулю в виде нулей и единицы,причем 1-му коммутатору соответствует логическая единица в 1-м разряде, а в осталь 55 ных разрядах записаны логические нули.Во-вторых п разрядах записан код подключения М-го коммутатора к второму измерительному модулю, где 1 с-му коммутаторусоответствует логическая единица в 1-омразряде, а в остальных разрядах записаныциклов, необходимых для опроса всего массива подсоединенных к коммутаторам датчиков, 20 25 30 35 40 логические нули и так далее до в-ой группы п 1-разрядных кодов. Если в гп разрядах кода, соответствующего 1-му измерительному модулю, записаны логические нули, то это означает, что ни один...

Номер патента: 1781683

Опубликовано: 15.12.1992

Авторы: Грабовская, Грабовский, Фомичев

МПК: G06F 13/00

Метки: выдачей, команд

...импульса на счетный вход счетчика 49 на его выходах "1" и "2" будут высокие потенциалы открывающие элемент И 53, который пропускает на выход 19,3 распределителя импульсов 19 первый импульс тактовой последовательности ТЗ.При поступлении четвертого тактовогО импульса на счетный вход счетчика 49 на его выходе "4" формируется имп 1 льс, по которому осуществляется сброс счетчика 49,Формирование последовательностей тактовых импульсов Т 1, Т 2 и ТЗ заканчивается при поступлении на вход 19.4 распределителя импульсов 19 импульса, по заднему фронту которого сбрасывается триггер 48, Низким потенциалом с прямого выхода триггера 48 закрывается элемент И 50, а высоким потенциалом с инверсного выхода - сбрасывается счетчик 49,На информационных...

Номер патента: 1783506

Опубликовано: 23.12.1992

Автор: Турко

МПК: G06F 1/02

Метки: генератор, дискретных, ортогональных, функций

...умножйтелей 5 первой ипервому входу каждого умножителя второй второй групп, На их первые входы поступагрупйывыход -й( = О, 2"-1) функции Уолша: ют стробирующйеимпульсы с выхода элеформирования фуйкций Уолша подключен к 35 мента НЕ 4 или с выхода деителя 2 частотыпервому. входу -го умножителя третьей соответственно,группы.,: .: . В результате на вйхо 4 ах умно 1 жителей 5Целью изобретения являетСя повыше- формируются одновременно 2" дискретние помехоустойчивости формируемых сиг-ных ортогональных функций, причем из кажналов.:;40 дого сигнала, получаемого на выходеНа фиг, 1 представлена структурная соответствующего умножителя 6 третьейсхема генератора дискретных ортогональ- группы, формируются две дискРетнье ортоных функций; на фиг. 2 -...

Номер патента: 1783507

Опубликовано: 23.12.1992

Авторы: Скрябин, Смирнов

МПК: G06F 3/02

Метки: ввода, информации

...поступающим с выхода элемента ИЛИ 6 на вход разрешения записи.: счетчика 2, счетчик 2 переводится в режим: .хранения кода, и прекращается поступление тактовых импульсов в счетчик 2. Блок 7 20 защиты от помех осуществляет контроль по. длительности импульса помехй высокого потенциала. Так как длительность импульса помехи меньше пороговой длительности обрабатыванйя блока 7, то импульс на вйходе 25 блока 7, а следовательно, и на выходе 10 устройства не появляется. При окончании импульса помехи на выходе элемента ИЛИ 6 устанавливается низкий потенцйал. Низким потенциалом с выхода элемейта ИЛИ 6 З 0 счетчик 2 переводится в режим счета. Уст-. ройство оказывается приведенным в исходное состояние. Таким образом, импульс помехи,...

Номер патента: 1783508

Опубликовано: 23.12.1992

Авторы: Апеллесов, Домрачев, Рой, Скурихин, Цишевский

МПК: G06F 3/033

Метки: ввода, координат, эвм

...делителя частоты 18 под-. разряда регистра сдвига 4 или 5 сбрасывает тверждают нулевое состояние триггера 14, триггеры 3, 28, ЗО, 32 в селекторах перемеДелительчастоты 19 заблокированповходу щений 1 или 2 соответственно. Строб на разрешения низким уровнем логическоговыходе стробирования йеремещения селексигнала с выхода триггера 15, Этот же сиг тора перемещенйя 1 или 2 исчезает и соотнал поддерживает третий регистр сдвига 8 ветствующий регистр сдвига 4 или 5 в режиме "параллельный", при котором блокируется до появления следующего обеспечивается запись кода информацион-:строба, Таким образом в реверсивных счетной посылки по переднему фронту сигнала чиках координат б и 7 накапливаются коды с выхода делителя частоты 18. Информаци-...

Номер патента: 1783509

Опубликовано: 23.12.1992

Авторы: Григорович, Полянин, Смирнов

МПК: G06F 3/00, G06K 11/00

Метки: ввода, информации

...триггер 8 установлен в "1", Триггер 8 устанавливается в "1" сигналом переполнения счетчика 6, что является признаком установки координаты Х, и сбрасывается в "0" шестым разрядом счетчика 6. Таким образом, триггер 8 установлен в течение 32 импульсов, поступающих на счетный вход. счетчика 6, а значения пяти первых разрядов счетчика 6 при этом поступают на младшие разряды первого входа мультиплексора 13.По команде записи координаты У окна активизируется третий выход дешифратора 1, при этом значение координаты У с информационного входа 19 устройства записывается в регистр 4, откуда поступает на информационный вход счетчика 10. С приходом кадрового импульса эта информация запись 1 вается в счетчик 10, на счетный вход которого приходят...

Номер патента: 1783510

Опубликовано: 23.12.1992

Авторы: Братусина, Накалюжный, Тарасенко, Швец

МПК: G06F 7/00

Метки: коммутатора, матричного, ячейка

...1 - 4 данных ячейки, потенциал, который поступает на вторые шина 1 данных которой соединена с первы входы элементов 15-18 И, и на их выходах ми входами схем 5 - 7 сравнения, шина 2 повторяются сигналы с первых четырех выданных ячейки соединена с первыми входа- . ходов регистра 13. В соответствии со значеми схем 8 и 9 сравнения и вторым входом ниями этих сигналов включится схемы 5 сравнения, первый вход схемы 10 соответствующий шинный формирователь, сравнения соединен с вторыми входами 15 а значения сигналовс вторых выходов реги- схем 6 и 8 сравнения и шиной 3 данных стра 13 определяет направление передачи ячейки, шина 4 данных которой соединена с информации.вторыми входами схем 7, 9 и 10 сравнения, Пусть необходимо обеспечйть передачу...

Номер патента: 1783511

Опубликовано: 23.12.1992

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/06

Метки: двоичных, сортировки, чисел

...мере продвикения чисел по блокам сорти коммутаторов 14. В каждом коммутаторе 14 ровки, соединенным последовательно, - соответствующими числа некоторой. пары большие числа постепенно передвигаются подайы"в"вйде сигналов на входы ключей на группы входов(выходов с меньшими но- групп 18 и схемы" 19 сравнения; Так какЭмерами, а меньшие числа - на группы вхо- схема сравнения 19-, комбинационное устдов) выходов с большими номерами, После 30 ройство, то на ее выходах 21 и 22 также к полной сортировки на первой группе выхо- моменту подачиимпульса на"вход 9 сформи-дов устройства наличествует. наибольшее " рованы соответСтвуюЩие сигналы, и группы число, а на последней группе выходов - на- ключей 18 скоммутированы соответствуюименьшее число. При...

Номер патента: 1783512

Опубликовано: 23.12.1992

Авторы: Бенкевич, Булойчик, Макареня, Татур

МПК: G06F 7/06

Метки: сортировки, чисел

...разряда 1-го регистра 2 соеди- мое элементом 10, синхроимпульс поступанен со входом младшего разряда(3+1)-го 10 ет" на синхровходы регистров 1, 2 (фиг. 2, регистра 2. Выходы разрядов)-го регист- эпюра 2). При этом осуществляется сдвиг ра 2 соединены с-м выходом устройства информации в регистрах 1, 2 на один разряд 15: . вправо, В младший разряд первого регистПринцип работыустройства заключает-ра 2 осуществляется запись информации с ся в следующем. В регистры 1 параллель выхода элемента ИЛИ 8, В кольцевом сдвиным кодомзапйсываются исходные Числа, говом регистре 1 значение старшего разряна синхровход 14 подается последователь- да переписывается в младший разряд.ность из а.п импульсов, С приходом первых Импульс с выхода элемента...

Номер патента: 1783513

Опубликовано: 23.12.1992

Автор: Горшков

МПК: G06F 7/49

Метки: матричный, модулю, умножитель, ферма, чисел

...входы элементов 85-8 п И подключены соответственно к четвертым ВХОдаМ ЭЛЕМЕНТОВ 72-7 пИЛИ-НЕ И СООтветственно к выходам инверторов 54 - 5 п, ВЫХОД ЭЛЕМЕНта 8 п+1 И ПОДКЛЮЧЕН К трЕтЬЕМу ВХОду ЭЛЕМЕНта 7 пИЛИ-НЕ И ПЕРВО- му входу элемента 9 ИЛИ, второй вход которого подключен к входу (и+ 1)-го разряда множимого, а выход является выходом (и+ 1)-го разряда результата.Выходы одноразрядных сумматоров бп,1, бп, и являются выходами )-разрядов результата, Второй вход одноразрядного СуММатсра бп, 1 ПОДКЛЮЧЕН К ВХОду ЛОГИ- ческого нуля устройства,Устройство функционирует следующим образом.Умножение выполняется, как и в обычном умножителе, "в столбик", но с учетом операций сдвига и сложения по модулю Ферма.Чтобы упростить реализацию устройства...

Номер патента: 1783514

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Торбунов

МПК: G06F 7/49

Метки: модулю, пять, сумматор

...ИЛИ-НЕ,.На чертеже представлена функциональная схема сумматора по модулю пять.Сумматор содержит четыре полусумматора 1, 2, 3, 4, пять элементов ИЛИ-НЕ 5, 6,7, 8, 9, элемент ЗАПРЕТА 10, элемент И 11,элемент ИЛИ 12, разряды 13. 14, 15 входапервого операнда, разряды 16, 17, 18 входавторого операнда и разрядные выходы 19,20, 21, соединенные между собой функционально,Сумматор по модулю пять работает следующим образом, На вход первого операнда поступают соответственно первый Х 1,второй Х 2 и третий Хз разряды первого операнда Х =. 4 Х 1+ 2 Х 2+ 1 Хз. На вход второгооперанда поступают соответственно первый У 1, второй Уг и третий Уз разряды второго операнда У = 4 У + 2 У 2 + 1 Уз. Навыходах 19, 20, 21 формируются. значениясоответственно...

Номер патента: 1783515

Опубликовано: 23.12.1992

Авторы: Мишко, Новиков

МПК: G06F 7/50

Метки: «нулей», двоичных, единиц, подсчета, числа

...результата имодулям двэ и три предназначены для опрделения числа единиц (нулей) втрехрэзрядных двоичных числах.Каждый блок 1 содержит преобразовтель двоичного кода в позиционный (неполный дешифратор 7), элемент ЗИЛИ 8элемент 2 ИЛИ-НЕ 9, элемент 4 ИЛИ-НЕ 1элемент 2 И 11, элемент 2-2 ИИЛИ 12.Неполный дешифратор 7 блока(см, фи2) предназначен для идентификации входных кодов и формирования их позиционныкодов, Элементы ЗИЛИ 8 и 2 ИЛИ-НЕпредназначены для формирования числдвоичных единиц (нулей) по модулю трЭлемент 10 предназначен для формировния числа двоичных единиц (нулей) по модлю два в соответсвии с таблицей состояниЭлементы 2 И 11 и 2-2 ИИЛИ 12 предназначены для мультиплексирования рзультатов по модулям двэ и три.В каждом блоке 1...

Номер патента: 1783516

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Подрубный, Терешко

МПК: G06F 7/50

Метки: коде, последовательном, сложения, четырех, чисел

...которого соединен с информационным входомпервого триггера, а третий вход соединен свыходом переноса второго однораЗрядногодвоичного сумматора, выход суммы которого соединен с выходом устройства,5 10 рядные регистры 13, 14, 15 и 16 для хранения и-разрядных операндов, участвующие в сложении и сдвигающий п+2)-разрядный регистр результата,Информационные входы устройства 7, 8 и 9 соединены с входами сумматора 1, Информационный вход 6 соединен с .первым входом сумматора 2, вход переноса которого соединен с выходом первого триггера 4, второй вход сумматора 2 соединен с выхо 20 дом суммы сумматора 1. Выход триггера 5 соединен с первым входом сумматора 3, второй вход которого соединен с выходом переноса первого сумматора 1, вход переноса...

Номер патента: 1783517

Опубликовано: 23.12.1992

Авторы: Мишин, Фатхи

МПК: G06F 11/00, G06F 7/50

Метки: контролируемый, сумматор

...соединен с вторыми входами второго,третьего и четвертого элементов ИЛИ, выход второго сумматора по модулю два соесинен с счетным входом счетчика импульсов, выход которого соединен с вхоНа чертеже представлена структурнаясхема контролируемого сумматора, Устройство включает два сумматора 1 и 2 по модулю два, три элемента И 3-5, четыреб30 35 40 элемента ИЛИ 6, 8 - 10, счетчик импульсов 7, триггер 15, вход 11 задания режима рабо,ты, информационные входы 12 и 13, вход 14 переноса, выход 17 суммы и выход 18 переноса. 5В контролируемом сумматоре информационный вход триггера 15 соединен с входом задания режима работы 11 контролируемого сумматора, 12 и 13 информационные входы и вход переноса 14 кото рого соединены через первые входы...

Номер патента: 1783518

Опубликовано: 23.12.1992

Автор: Ельцов

МПК: G06F 7/50

Метки: двоичный, полный, сумматор

...переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783520

Опубликовано: 23.12.1992

Авторы: Добрынин, Кашарин, Косой, Хромушин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...- Вь В соответствии с преобразования кода делителя поступает управляющим кодом кодделителя с инфор- на второй информационный вход первого мационных входов второго коммутатора 10 сумматора 4 в дополнительном коде, В перпоступает на его выходы в виде В 2, т,е, вом сумматоре 4 производится вычитание умноженным на множитель нормализации 5 нормализованного кода делителя из кода 2 (т,е. код делителя на выходе второго ком- делимого, Результат вычитания определяетмутатора 10 оказывается сдвинутым относи- ся по логическому сигналу с выхода (и+2)-го тельно своего положения на разряда первого сумматора 4, сигнал с кото- информационных входах второго коммута- рого инвертируется элеМентом НЕ 5 и посту- тора 10 на К разрядов в сторону старшего 10...

Номер патента: 1783521

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...Х значение делимого (текущего остатформирования обратной величины делите- ка), а через У-значениеделителя. Тогда для ля и малораэрядного узла умножения, рассматриваемого случая. (э=4), на выходеДля определенности в дальнейшем 271 узла 71 коррекции релимога формируетпредполагается, что на выходах 23 блока 4 50 ся значение Х+2 У 2. (к значению делимо- М разрядовчастного формируются с погрев- го прибавляется значение делителя, ностью сг,2. В этом.случае э=4, При сдвинутое на 1:-2 разрядов вправо), на выхоэтих допущениях на вход делимого блока 4 де 272 уэла 72 коррекцииделимого формирудолжныпоступатьМстаршихразрядовдели- естся значение Х+У 2 (прибавляется могосвыходов 20 регистра 1 делимого,ана 55 значениеделителя, сдвинутое на -1...

Номер патента: 1783522

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...в блоке 4, и значением к старшихразрядов частного, полученным при делении полноразрядных чисел; не превышает(по абсолютному значению) величины, рав-ной двум единицам младшего разряда истинного значения частного (вес младшегоразряда к разрядного частного равен 2 (, 20Анализ левых частей неравенств позволяет заметить, что максимальные значения достйгаются: для первого неравенства - при (У 2= У 2 ы 1= О, а для второго - приХ 2 = Х 2 ь= О, Следовательно, систему неравенств можно переписать следующим образом.с Х 1+ Х 2 У 12 2 2, Х 1 Х 1+Х 2 2 т 1 2 У 1 +У 2. : Производят некоторые эквивалентные йреобразования:Х 1+Х 2 2 М- Х 1 2- + л ( Х 2 2-гУ 1 где (А) - дробная часть числа А: Х 12"2У 111-1"2 11 - 2 + 2 )- - Х 12" 2 1 ,. так какс Х 1(...

Номер патента: 1783523

Опубликовано: 23.12.1992

Авторы: Сафонова, Шостак

МПК: G06F 7/52

Метки: деления

...реализован также, как и в устройстве-прототипе, т,е. на. комбинационном сумматоре и регистре. Формирование к цифр частного в каждом такте работы устройства для деления производится путем умножения однорядного кода усеченного остатка, сформированно го на выходе 31 младших разрядов второгосумматора 9, на значение старших разрядов обратной величины усеченного делителя, хранимое в регистре 4 обратной величины и подаваемое с выходов.30 регистра 4 обрат ной величины. Чтобы устранить возможность получения в устройстве цифр частного с избытком, значение старших разрядов делителя, поступающее с выхода 27 входа 17 устройства, увеличивается нэ единицу млад шего разряда в сумматоре 6 принудительного округленйя делителя, Пусть делимое Х и...

Номер патента: 1783524

Опубликовано: 23.12.1992

Авторы: Боград, Израильсон

МПК: G06F 7/548

Метки: вектора, поворота

...Вход значения второй координаты 13 вектора устройства соединен с входом вычитаемого второго вычитателя 14 и входомвторого слагаемого второго сумматора 11, выход которого соединен с входомвторого сомножителя третьего умножителя 3, выход первого умножителя 1 соединен с входомуменьщаемого первого вычитателя 5, выхо ды третьего сумматора 12 и второго вцчитателя 14.соединены с входами вторыхсомножителей соответственно первого ивторого умножителей 1 и 2. 5Устройство для поворота вектора работает следующим образом. Сигналы, поступающие на входы 6, 13, 9 и 8 устройства:(см,фиг.2), также как и сигналы, поступающие на входы 1,4,7 и 8 устройства-прототипа (см.фиг.1), представлены в видемногоразрядных чисел.В устройстве-прототипе...

Номер патента: 1783525

Опубликовано: 23.12.1992

Автор: Омаров

МПК: G06F 9/46

Метки: информацией, обменом

...элементы И 44, И 46 и регистр 50. Загрузка кодов номера групп осуществляется в соответствии с приоритетами групп - по первому адресу заносится код номера группы с первым приоритетом(Р 1), по второму адресу - со вторым приоритетом (Р 2) и т.д. Ячейка модуля памяти 49 с нулевым адресом не используется и в эту ячейку записывается нулевой код, Загрузка модуля памяти 49 осуществляется следующим образом. На шине 9 устанавливается адрес ячейки, который поступает через шинный формирователь 41 на адресный вход модуля памяти 49. На шине 10 устанавлива 10 ется соответствующий код номера группы Далее в соответствии с требуемой временной диаграммой для организации режима записи в модуль памяти на шинах 12 и 13 формируются сигналы. Сигнал по шине 12...

Номер патента: 1783526

Опубликовано: 23.12.1992

Авторы: Башлыков, Борисов

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...- на первом выходе блока 7, что приводит к открытию первого ключа 3. В первом случае сигнал с вихода блока 7 сравнения разрешает счет счетчику 8 и на его информационный вход поступает очередной импульс ГТИ 1. Этот же импульс проходит через ключ 3 и к содер 10 жимому накапливающего сумматора 11 прибавляется постоянное целое число Я. Далееописанные выше процессы повторяются,Если сигнал логической единицы формируется на первом выходе блока 7 сравнения, который подается на управляющий вход ключа 3, то по импульсу ГТИ 1 целое ся до появления импульса на выходе переполнения счетчика 12, рассчитанного на и импульсов. По этому импульсу производится перезапись содержимого счетчика 8 в 25 регистр 9, которое и является возможнымзначением...

Номер патента: 1783527

Опубликовано: 23.12.1992

Авторы: Самусев, Шостак, Яковлев

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигналов, формирования, четности

...- кодконт- мерами О, 1, 2, 3 формируются кодырольных бит, значение каждого 1-го бита ко- соответственно О, 1, О, О а на входе 31 узлаторого равно значению, сигнала четности 2 - код 0100, В узле 2 осуществляется цик-го байта сдвигаемого кода нэ входе 12 ус- лический сдвиг вправо нэ У=2 с формирова 1783527нием кода 0001, йа который йакладывэется входах 38, 39 узлов группы 33 формируются код маски 0011. В результате на выходе 32 коды соответственно 0000 111 и 1111100, устройства формируется код 0001, предска- Нэ выходе группы элементов И 41 форзанных сигналов четности для логически. мирователейгруппыЗЗсигналовчетностис сдвинутого вправо кода, равного 00000000 5 номерами О, 1, 2, 3 сформируются коды со 00000101 11000111. ответственно...