Отказоустойчивая вычислительная система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1)5 О 0 16 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ ычислител ьзовано пр ельных си Целью из надежност них абоне го абонент ставленн ма содерж устройст блок об 7 ил. е. ая ит во раа АВТОРСКОМУ СВИДЕТЕЛЬС(54) ОТКАЗОУСТОЙЧИВАЯ ВЫЧИСЛТЕЛЬНАЯ СИСТЕМА Изобретение относится к вычислительной технике и может быть использовано при . построении цифровых вычислительных систем повышенной надежности и производительности.Целью изобретения является повышение надежности системы в режиме обслуживания внешних абонентов за счет подключения внешнего абонента к исправному процессору. На фиг, 1.представлена блок-схема отказоустойчивой вычислительной системы; на фиг, 2 - блок-схема блока обработки прерывания; на фиг. 3 - блок-схема устройства контроля; на фиг. 4 - структура данных инструкции; на фиг. 5 - блок-схема алгоритма работы вычислительного устройства по инструкции; на фиг, б - блок-схема алгоритма работы вычислительного устройства по внешнему прерыванию; на фиг. 7 - блок-схема алгоритма работы вычислительного устройства при отказах старших по приоритету вычислительных устройств. Ж 1798800 А 1(57) Изобретение относится к в ной технике и может быть испол построении:цифровых вычислит тем повышенной надежности, бретения является повышение в режиме обслуживания внеш тов за счет подключения внешне к исправному процессору. По цель достигается тем, что систе Н вычислительных устройств, контроля и арбитр-магистрали, ботки прерываний. 1 з.п, ф-лы,Отказоустойчивая вычислительная система (фиг, 1) содержит Й вычислительных устройств (ВУ) 1, устройство 2 контроля, арбитр 3 магистрали, блок 4 обработки прерывания, магистраль 5 адреса/данных, управляющую магистраль б, магистраль 7 номера ВУ, вход 8 запроса прерывания системы, выход 9 подтверждения прерывания системы, шины 10 запроса прерывания, шины 11 подтверждения прерывания, шины 12 состояния ВУ, линии 13 запроса захвата магистрали, линии 14 признака предоставления магистрали, линии 15 признака отказа ВУ, линии 16 признака готовности ВУ; выход 17 и-ой группы устройства контроля 2, управляющий вход 18 и-ой группы устройства контроля 2, информационный вход 19 и-ой группы устройства контроля 2, информационные входы-выходы 20 группы устройства контроля 2, выход 21 признака отказа и-ой группы устройства контроля 2, выход 22 признака готовности и-ой группы устройства контроля 2, и-ый выход 23 запроса прерывания блока 4 обработки прерыва1798800 едактор Н.Коляда Корректор Л,Ли Тираж ПодписноеПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 Зак роизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 Состав Техред ФиЛ 7ль В,ПоленМорге нтал5 10 15 20 25 30 35 40 45 боты системы и инструкции работы по программе. Во время загрузки программ и и инструкций остальные ВУ 1 находятся в ре- и жиме ожидания.Перед вводом программ ВУ 1, осуществ с ляющее ввод программ, инициирует выдачу м кода номера ВУ 1 в магистраль 7 номера ВУ (при загрузке памяти одного из ВУ 1) или д кода общей загрузки (при загрузке, парал- а лельно памяти всех ВУ 1). После чего ВУ 1 55 А инициирует выдачу сигнала требования доступа в память (ТДП) в управляющую магистраль 6, После получения сигнала ТДП по коду с магистрали 7 номера ВУ соответствующее ВУ 1 (при загрузке памяти одного из ния, и-ый вход 24 подтверждения прерывания блока 4 обработки прерывания, п-ый вход 25 признака отказа блока 4 обработки прерывания, и-ый вход 26 признака готовности блока 4 обработки прерывания, вход 27 запроса прерывания блока 4 обработки прерывания, выход 28 подтверждения прерывания блока 4 обработки прерывания,Блок 4 обработки прерывания (фиг, 2) содержит М каналов 29 и элемент ИЛИ 30, а в каждом канале 29 - элементы И 31, 32, 33, вход 34 запроса прерывания, вход 35 признака готовности, выход 36 запроса прерывания, выход 37 подтверждения прерывания.Устройство 2 контроля(фиг. 3) содержит К каналов 38, шифратор 39, регистр 40, дешифратор 41, буферный усилитель 42 с тремя состояниями на выходе, элемент ИЛИ 43, элемент задержки 44, а в каждом канале 38 - элементы И 45, 46, 47, 48, 49, элементы ИЛИ 50, 51, 52, триггер 53 прерывания, триггер 54 фиксирования отказа, элемент НЕ 55, запросный вход 56, запросный выход 57, блокировочный вход 58, блокировочный выход 59, выход 60 признака канала, вход 61 фиксирования отказа, вход 62 сброса канала, вход 63 сброса устройства 2 контроля,Система работает следующим образом, Блок памяти каждого ВУ 1 содержит программу ввода-вывода. ВУ 1 после сигнала начальной установки переходит на выполнение программы ввода-вывода, По этой программе ВУ 1 инициирует сигнал захвата магистрали(ЗМ) в линию 13 запроса захвата магистрали, Арбитр 3 магистрали разрешает доступ в магистраль, выдачей сигнала предоставления магистрали (ПМ) в линию 14 признака предоставления магистрали, только ВУ 1 с наивысшим приоритетом,Приоритет ВУ 1 задается его подключением к соответствующим входам и выходам арбитра 3 магистрали.Получив сигнал ПМ с линии 14, ВУ 1 производит загрузку в память каждого ВУ 1, в том числе и в свою память, программы раВУ 1) или все остальные ВУ 1 (при параллельной загрузке памяти всех (ВУ 1), инициирует выдачу сигнала предоставления доступа в память (ПДП) в управляющую магистраль 6. ВУ 1, получив сигнал ПДП инициирует выдачу в магистраль 5 адресов и данных, а в магистраль 6 сигналов управления для загрузки в память выбранных ВУ 1 соответствующих программ и инструкции.. По окончании загрузки программ и инструкции, загружающее ВУ 1 снимает сигнал ТДП и кодс магистрали 7, и выдает каждому другому ВУ 1 по магистрали 6 команду работы с инструкцией. Получив эту команду ВУ 1 переходят на выполнение своей программы в соответствии с инструкцией, Загружающее ВУ 1 также переходит на выполнение своих программ в соответствии с инструкцией,Инструкция включает начальный адрес каждой программы и соответствующий каждому адресу номер ВУ 1, которое должно выполнять эту программу, Структура данных инструкции, хранящейся в последовательных ячейках памяти представлена на фиг, 4,Младший, например, четный номер инструкцииА,=гА;+гь,где А - константа-й инструкции, например 1=0;п=О, 1,2, ,Содержит номер ВУ 1, а следующий нечетный адресА =(2 А+1) +2 Ьсодержит начальный адрес программы, которую должно выполнять ВУ 1, номер которого хранится в Ая,Блок-схема алгоритма работы каждого ВУ 1 в соответствии с инструкцией представлена на фиг. 5;Предварительно переменной А присваивается четное число 2 Аь Затем проверяется содержимое ячейки памяти с адресом А, Если содержимое ячейки А не равно номеру ВУ, которое выполняет алгоритм (фиг, 5), то еременной А присваивается значение А+2 снова проверяется содержимое ячейки с дресом А, Если на некотором шаге промотра инструкции окажется, что содержиое ячейки А равно Й, то переменной А присваивается значение А+1 и ВУ 1 перехоит на выполнение программы, начальный дрес которой хранится в ячейках с адресом В частности, эта программа может быть программой самотестирования, а инструкция может предусматривать, чтобы часть10 15 20 25 30 35 4045т 50 55 ВУ 1 находилась в горячем резерве, выполняя только программу самотестирования.После выполнения программы переменной А присваивается значение А+1 и проверяется равна ли переменная А числу ЕКО, которое фиксирует конец инструкции. Если АЕКО, то алгоритм выполняется повторно, начиная с точки "М 1", Если А = ЕК 01, то выполнение алгоритма завершается, либо повторяется сначала.При наличии сигнала прерывания на входе 8 системы, блок 4 обработки п рерывания выставляет на шину 10 запроса прерывания сигнал запроса прерывания (ЗПР) для наиболее старшего по приоритету исправного ВУ 1, ВУ 1 получив сигнал ЗПР переходит на программу обслуживания прерывания, блок-схема алгоритма которой представлена на фиг. б и выставляет в шину 11 сигнал подтверждения прерывания (ППР), В ответ на этот сигнал блок.4 обработки прерывания на выход 9 системы выставляет одноименный сигнал ППР, Внешнее устройство, выставившее на вход 8 системы сигнал ЗПР, снимает последний. Блок 4 обработки прерываний снимает с шины 10 свой сигнал ЗПР, а ВУ 1, получивший сигнал снимает с шины 11 свой сигнал ППР.В соответствии с алгоритмом (фиг. 6) программы обслуживания прерывания ВУ 1 сохраняет в стеке текущее слово состояния процессора ВУ 1, текущее значение переменной А, содержимое регистров, аккумулятора и счетчика команд процессора ВУ 1.После чего ВУ 1 переходит к выполнению программ по одной из инструкций, предусмотренных программой обслуживания, В этом случае работа ВУ 1 может происходить описанным выше образом в соответствии с алгоритмом, предусмотренным на фиг, 5.Для зкономии обьема памяти путем сокращения количества программ, соответствующих алгоритму (фиг, 5) работы по инструкции, программой обслуживания прерывания (фиг, б)переменной А присваивается значение 2 А), где А) - константа адреса начала)-й инструкции, например) = 1.Затем работа ВУ 1, обслуживающего прерывание, выполняется по алгоритму кодирограммы 1 КЯТРОКТОЯ (фиг. 5), начиная с точки "М", По завершении выполнения этого алгоритма, ВУ 1 возвращается на программу обслуживания прерывания, восстанавливает предыдущее состояние, соответствующее выполнению прерванной программы, считывая из стекла слово состояния процессора, предыдущее значение переменной А, содержимое регистров,аккумулятора и счетчика команд, присваивает переменной А предыдущее значение и продолжает выполнять прерванную программу с адреса считанного из стекла и записанного в счетчик команд процессора ВУ 1. В случае отказа одного из ВУ 1, последнее выставляет в шину 12 состояния ВУ сигнал ОТКАЗ. По этому сигналу устройство 2 контроля выставляет в шину 10 запроса прерывания соседнего младшего по приоритету и исправного ВУ 1 сигнал ЗПР. Получив сигнал ЗПР, это ВУ 1 переходит на программу обслуживания прерывания по отказу,блок-схема алгоритма которого представлена на фиг, 7, и выставляет сигнал ПП Р в свою шину 11 подтверждения прерывания, Получив сигнал ППР, устройство 2 контроля фиксирует сигнал ОТКАЗ отказавшего ВУ 1 и отключают его сигналы от своих входов По программе обслуживания прерывания по отказу (фиг, 7) ВУ 1 инициирует выдачу сигнала ЗМ в линию 13, После чего ВУ 1 проверяет наличие сигнала ПМ на линии 14, который должен выставлять арбитр 3 магистрали в ответ на сигналы ЗМ только ВУ 1 с наивысшим приоритетом, При наличии сигнала ПМ, ВУ 1 инициирует выдачу в магистраль 7 кода общей загрузки и сигнала ТДП в управляющую магистраль б. При наличии сигнала ПДП в управляющей магистрали б, который. выставляется при готовности ВУ 1 к режиму доступа в память, ВУ 1 считывает из. устройства 2 контроля номер отказавшего ВУ. Затем ВУ 1 осуществляет изменение всех ин-. струкций, повторяя выполнение программы изменения инструкцией, перебирая по порядку следования номера инструкций= ф 1, 2К, где К - номер последней инструкции,Для этого переменнойприсваивается значением, а переменной А значение 2 А; являющейся адресом-й инструкции, в четных адресах ячеек памяти которой хранятся коды номера ВУ 1, выполняющего программу, начальный адрес которой хранится в нечетных адресах ячеек памяти.ВУ 1, работающий по программе обслуживания прерывания по отказу, считывает содержимое К ячейки 2 А и сравнивает его с номером Котк отказавшего ВУ, Если К = =Кот то ВУ 1, работающий по программе обслуживания прерывания по отказу, в ячейку, адрес которой соответствует текущему значению А, записывает код своего номера. Затем присваивает переменной А значение А+2 и повторяет выполнение алгоритма с точки "М 2", Если К - Кот то проверяется равно ли содержимое ячейки М коду конца инструкции ЕКИ. Если КЕКО, топеременной А присваивается значение А+2и алгоритм повторяется начиная с точки"М 2". Если йЕИО, то номер инструкциисравнивается с номером К последней инст-рукции,ПриФ К, переменнойприсваиваетсязначение +1 и алгоритм повторяется с точки"МЗ", При= К ВУ 1 выходит из режимадоступа в память, снимая сигналы ЗМ иТДП. После чего ВУ 1 выходит из режимапрерывания, и все исправные ВУ продолжают работу в соответствии с измененной инструкцией,Таким образом, после отказа ВУ 1, егопрограмму будет выполнять соседнее исправное младшее по приоритету ВУ 1.Кроме того, при отказе ВУ 1 с соответствующего выхода 21 признака отказа устройства 2 контроля через линию 15 признакаотказа поступает на вход 25 признака отказа блока 4 обработки прерывания сигналотказа, который блокирует прохождениесигналов прерывания с входа 28 через блок4 на выходы 23 последнего и в шину 10запроса прерывания отказавшего ВУ, Этотже сигнал отказа разрешает прохождениесигналов прерывания с входа 8 в шину 10запроса прерывания исправного младшегопо пр.иоритету ВУ 1.Таким образом, после отказа ВУ 1, насигналы прерывания будет отвечать соседнее исправное младшее по приоритету ВУ 1.Если ВУ 1 не работают в режиме прерывания, то с выходов 22 признака готовностиустройства 2 контроля через линии 16 признака готовности на входы 26 признака готовности блока 4 обработки прерыванийпоступают разрешающие сигналы, которыеобеспечивают прохождение сигналов прерывания с входа 8 через блок 4 в шину 10запроса прерывания.Если один из ВУ 1 работает в режимепрерывания по отказу, то сигнал готовностиснимается со входов 26 блока 4 и препятствует прохождению сигналов прерывания свхода 8 на соответствующее ВУ 1,В случае отказа еще одного ВУ 1 работасистемы будет происходить описанным выше образом. И так до тех пор, пока не откажут все ВУ 1 системы.Блок 4 обработки прерывания работаетследующим образом.В том случае, когда все ВУ 1 исправны,на вход 25 признака отказа каждого канала29 подается сигнал низкого уровня, которыйоткрывает элементы И 31 и ЗЗ и закрываетэлемент И 32, Если при этом ВУ 1 и устройство 2 контроля не работают в режиме обслуживания ВУ 1 по отказу, то нэ вход 26готовности каждого кэнэлэ 29 подается сиг нал высокого уровня, который открывает элементы И 31 и 33. Сигнал 3 ПР от абонента подается на вход 27, через вход 34 запроса прерывания первого канала 29 поступает на 5 входы элементов И 3133 и открывает их,На выходе элемента И 31 появится сигнал высокого уровня, который на выходе 23 запроса прерывания сформируют сигнал ЗПР для соответствующего ВУ 1, В ответ на сиг 10 нэл ЗПР ВУ 1 сформирует на входе 24 подтверждения прерывания сигнал ППР который пройдет через элемент И 33 и с выхода 37. подтверждения прерывания соответствующего канала 29 через элемент ИЛИ 30 поступит на выход 28 подтверждения прерывания блока 4. Получив этот сигнал, абонент перейдет на режим обмена информацией с системой, Сигнал ЗПР со входа 27 не будет распространяться через все каналы 29, поскольку элемент И 32 пер 20 вого канала 29 закрыт сигналом низкогоуровня со входа 25,Если ВУ 1 отказывает, то устройство 2контроля сначала снимает сигнал готовно 25 сти со входа 26 блока 4 обработки прерывания во всех каналах 29 соответствующих отказавшему ВУ 1 и всем ВУ 1 младшим по приоритету, В этом случае элементы И 33 и 31 этих каналов 29 будут закрыты, а на требования прерывания от абонента смогут реагировать только ВУ 1 старшего по приоритету по сравнению с отказавшим, а именно, наиболее старшее по приоритету исправное ВУ 1,30 35 После выполнения программы обслуживания отказа, нэ вход 25 блока 4 обработки прерывания подается сигнал ОТКАЗ высокого уровня, который закрывает элементы И 31 и 33, предотвращая формирование сигналов ЗПР и ППР соответствующих отказав 40 шему ВУ 1 и открывает элемент И 32, разрешая распространение сигнала ЗПР от абонента по каналам 29 в направлении от младшего к старшему, В этом случае сигнал ЗПР пройдет через элемент И 32 и с выхода 45 36 запроса прерывания канала 29 поступит на вход 34 запроса прерывания следующего канала 29, В этом канале 29 сигнал ЗПР откроет элементы И 3133 и, если соответ 50 ствующий этому каналу 29 ВУ 1 исправно и присутствует сигнал ГОТОВ на входе 26 блока 4, то на выходе 23 блока 4 сформируется сигнал ЗПР, в ответ на который ВУ 1 на входе 24 сформирует сигнал ППР, который пройщему каналу 29 отказало, то элемент И 32 этого канала 29 будет открыт сигналом ОТКАЗ со входа 25 блока 4. а элементы И 31 и 33 закрыты этим сигналом. Сигнал ЗПР от55 дет через элементы И 33, ИЛИ 30 нэ выход 28 блока 4. Если ВУ 1 соответствующее теку10 15 20 25 30 35 40 45 55 абонента будет поэтому распространяться к следующему каналу 29 через элемент И 32 и т.д, до тех пор пока в следующем канале 29 не поступит на вход закрытого элемента И 32 по причине отсутствия сигнала ОТКАЗ на соответствующем входе блока 4, Дальнейшая его работа происходит описанным выше образом,Устройство 2 контроля работает следующим образом,Предварительно на вход 63 подается сигнал СБРОС, который в каждом канале 38 поступает на нулевой вход триггера 54 и через элемент ИЛИ 50 на нулевой вход триггера 53 и устанавливает их в нулевое состояние. Поступивший на вход 13 устройства 2 сигнал ОТКАЗ, проходит через элемент 46, поскольку последний открыт сигналом высокого уровня, поступающим с нулевого выхода триггера 54. С выхода элемента И 46 сигнал ОТКАЗ проходит через элемент ИЛИ 52 канала 38 и на блокировочнм выходе 59 сформирует сигнал "БЛОКИРОВКА". Этот сигнал, проходя через элемент НЕ 55, формирует на выходе 22 готовности устройства 2 контроля сигнал низкого уровня, оповещающий блок 4 обработки прерывания о неготовности соответствующего ВУ к принятию сигнала прерывания. Кроме того, сигнал БЛОКИРОВКА поступает на блокировочный вход 58 следующего канала 38, в котором он поступает на инверсный вход элемента И 47 и закрывает его, и, проходя через элемент ИЛИ 52 канала 38, на блокировочном выходе 59 формируетсигнал БЛОКИРОВКА, проходя через элемент НЕ 55, на выходе 22 формирует сигнал неготовности соответствующего ВУ и т.д, В предыдущем канале 38 сигнал ОТКАЗ пройдет через элемент И 47, поскольку последний будет открыт сигналом низкого уровня на инверсном входе, откроет элемент И 48 и сформирует на выходе 60 сигнал признака канала, который поступит на соответствующий вход шифратора 39, на выходе последнего сформируется код номера отказавшего ВУ 1, Кроме этого, сигнал ОТКАЗ с выхода элемента И 46, пройдя через элемент ИЛИ 51 канала 38, сформирует на запросном выходе 57 сигнал ЗАПРОС, который поступит на запросный вход 56 следующего канала 38 и, пройдя через элемент И 49, установит триггер 53 в единичное состояние, сигнал высокого уровня с выхода триггера 53 поступит на выход 17 запроса прерывания устройства 2 и сформирует сигнал ЗПР. Сигнал ОТКАЗ в этом канале 38 не будет распространяться далее через элемент И 45, поскольку последний закрыт сигналом низкого уровня с единичного выхода триггера 54. В этом канале 38, в ответ на сигнал 3 ПР, будет подан на вход 18 подтверждения прерывания устройства 2 сигнал ППР, который пройдя через элемент ИЛИ 50 канала 38, установит триггер 53 в нулевое состояние и после чего с соответствующего выхода 17 снимается сигнал ЗПР. В предыдущем канале 38 сигнал ППР, пройдя через элемент ИЛИ 43, записав в регистр 40 код номера ВУ 1 с выхода шифратора 39, пройдя через элемент задержки 44, поступит через вход 61 фиксирования отказа на вход элемента И 48, который открыт сигналом ПРИЗНАК канала, получаемым с выхода элемента И 47. Сигнал ППР, пройдя через элемент И 48, поступит на единичный вход триггера 54 и установит его в единичное состояние, зафиксировав отказ ВУ 1. После этого сигналом низкого уровня с нулевого выхода триггера 54 будут закрыты элементы И 46 и 49, а сигналом высокого уровня с единичного выхода триггера 54 будет открыт элемент И 45. Кроме того, сигнал высокого уровня с единичного выхода триггера 54 поступит на вход 21 отказа устройства 2, оповещая блок 4 обработки прерывания об отказе соответствующего ВУ 1, На выходе элемента И 46 появится сигнал низкого уровня, что приведет к снятию сигнала БЛОКИРОВКА и установлению сигнала ГОТОВ на выходе 22, а сигнал ЗАПРОС, поступающий на запросный вход 56 этого канала 38 из предыдущего канала 38 будет беспрепятственно проходить через элемент И 45 и элемент ИЛИ 51 канала 38 и появится на запросном выходе 57 этого канала 38. ВУ 1 работающее в этот момент по программе обслуживания прерывания по отказу (фиг. 7), подает соответствующий сигнал управления и адрес на вход-выход 20, Адрес дешифрируется дешифратором 41, сигнал управления разрешит работудешифратора 41, сигнал высокого уровня с выхода последнего поступит на вход выбора буферного усилителя 42 с тремя состояниями на выходе и разрешит его работу. После чего код номера отказавшего ВУ 1 поступит через буферный усилитель 42 на вход-выход 20 и будет считан соответствующим ВУ 1.Введение в систему блока обработки прерываний позволяет, за счет подключения внешнего абонента к исправному процессору, повысить надежность системы в режиме обслуживания внешних абонентов.Формула изобретения 1, Отказоустойчивая вычислительная система, содержащая Н вычислительных устройств. устройство контроля и арбитр магистрали, причем информационные входы-выходы всех вычислительных устройств соединены между собой через маги 1798800страль адреса/данных и подключены к информационным входам группы устройства контроля, управляющие входы-выходы всех вычислительных устройств соединены между собой через управляющую магистраль, входы-вйходы номера вычислительного устройства всех вычислительных устройств соединены между собой через магистраль номера вычислительного устройства, выходы запроса прерывания и запроса захвата магистрали а-го вычислительного устройства (а = 1; , Н) подключены соответственно к первому и второму управляющему входам а-й группы устройства контроля, первый и второй выходы а-й группы которого подключены соответственно к входам подтверждения прерывания и признака предоставления магистрали а-го вычислительного устройства, третий выход а-й группы устройства контроля подключен к а-му входу запроса магистрали арбитра магистрали, а-й выход разрешения захвата магистрали которого подключен к третьему управляющему входу а-й группы устройства контроля, о т л и ч а ю щ а я с я тем, что, с целью повышения надежности в режиме обслуживания внешних абонентов засчет подключения внешнего абонента к исправному процессору, она содержит блок обработки прерываний, причем выход состояния а-го вычислительного устройства подключен к информационному входу а-й группы устройства контроля, а-й выход запроса прерывания, а-й вход подтверждения прерывания, а-й вход признака отказа и а-й вход признака готовности блока обработки прерываний подключены соответственно к третьему управляющему входу, четвертому, пятому и шестому выходам а-й группы устройстваконтроля, вход запроса прерывания системы подключен к входу запроса прерыванияблока обработки прерывания, выход под 5 тверждения прерывания которого подключен к выходу подтверждения прерываниясистемы,2. Система по и. 1, о т л и ч а ю щ а я с ятем, что блок обработки прерываний содер 10 жит первую, вторую и третью группы элементов И и элемент ИЛИ, причем а-й входподтверждения прерывания блока подключен к первому входу а-го элемента Н первойгруппы, а-й вход признака отказа блока под 15 ключен к второму входу а-го элемента Нпервой группы, к первому входу а-го элемента И второй группы и к первому входу а-гоэлемента И третьей группы, а-й вход признака готовности блока подключен к треть 20 ему входу а-го элемента И первой группы ик второму входу а-го элемента И второй. группы, вход запроса прерывания блокаподключен к третьему входу первого элемента И второй группы, к четвертому входу25 первого элемента И первой группы и к второму входу первого элемента И третьейгруппы, выход а-го элемента И первой группы подключен к а-му входу элемента ИЛИ,выход которого подключен к выходу подЗО тверждения прерывания блока, а-й выходзапроса прерывания которого подключен квыходу а-го элемента И второй группы, выход К-го элемента И третьей группы К =- 1,,.Н) подключен к четвертому входу (К+1)35 го элемента И первой группы, к второмувходу (К+1)-го элемента И третьей группы ик третьему входу (К+1)-го элемента И второйгруппы.