Многомашинная вычислительная система

.1многомашинных вычислительных системах На фиг.1 обозначены следующие сигнадля повышения их надежности,. лы: "Системное разрешение выдачи" (СРВ) ф:Целью изобретения является повыше, "Системное начало контроля" (СНК).14, 4ние надежности за счет аппаратного децен- "Системный. конец контроля "(СКК) 15, "Кон- сОтрализованного диагностировайия в трольные выходы" 16 - 19, "Контрольные (фмногомашинной вычислительной системе. входы" 20 - 23 "Обмен" (ОБМ) 24, "Выборсистемной магистрали" (ВСМ) 25, "ЗапросНа фиг,1 представлена схема многома-магистрали" (ЗМ) 26, "Подтверждение зашинной вычислительной системы; на фиг.2 проса" (ПЗ) 27, "Разрешение захвата маги - пример реализации арбитра системной страли" (РЗМ) 28, "РМЗ приемника" (РЗМп)магистрали, 29 (приоритетный вход), "РЗМ источникаМногомашинная вычислительная систе- (РЗМп) 30 (приоритетный выход), "Признак ама (фиг.1) содержит М блоков обработкиобмена(ПО) 31,"Вход/выход" (Вх/вых) 32,(ЭВМ 11-14) каждая йз которых включает в "Разрешение обмена" (РО) 33.себя регистр приема (РгП) 2; регистр выдачи Многомашинная вычислительная систе. (РгВ) 3, операционный блок 4; блок локаль- ма (фиг,1) содержит также системную шинунойпамяти(БЛП) 5, периферийные устрой. Системная магистраль 34 выполненаства 6. дешифратор(ДШ) 7, арбитр шины 8, аналогично локальной магистрали 12 в инэлемент И-НЕ 9, элемент И 10, шинный фор- терфейсе,(21) 4858904/24(71) Московский энергетический институт (72) О,В,Исаев, Е,А,Ткачева и А,В.Гаскель (56) Микропроцессоры и микропроцессорные комплекты интегральных мйкросхем: Справочник / Под ред, В.А.Шахнова. М.: Радио и связь, 1988, т,2, с.6 - 44;Построение сетей ЭВМ, М.Като, Д,Иимура, М,Токоро и др, М"Мир", 1988, с,266 в 2;(57) Изобретение относится к вычислитель ной технике и может использовать для создания отказоустойчйвых многомашинныхи многопроцессорных вычислительных систем. Целью изобретения является повышенная надежность за счет аппаратногодецентрализованного диагйостирования в.многомашинной вычислительной системе.Поставленная цель достигается тем, что система содержит Н устройств обработки,каждое устройство обработки содержитоперационный блок, блок локальной памяти, дешифратор, шинный формирователь,арбитр шины, регистр приема, регистр выдачи, два элемента И, 2 ил, 1798798Арбитр шины 8 (фиг,2) содержит триггеры 35, 36, элементы И 37 - 39, элемент НЕ 40, элемент задержки 41, формирователи 42, 43, элемент И 44, элемент НЕ 45,Многомашинная вычислительная система работает следующим образом. Обмен блока 4 с блоком локальной памяти 5 и периферийнцми устройствами 6 по локальной магистрали,12 осуществляется стандартным образом в интерфейсе 0 - ВЧЯ,Начальное соСтояние регистров 2 и 3 - . единичное, в этом случае блоки 1 считаются работоСпособными. Затем необходимо проверить работоспособность ЭВМ 11 - ЭВМ 14, входящих в состав ММВС, для чего используют режим контроля..В режиме контроля центральный операционный блок (ЦП) контроля системы (не показан) вырабатывает сигнал "СНК" 14, который переводит блок 4 в режим контроля. В этом режиме каждый блок 4 сначала осуществляет самоконтроль, формируя слово состояния, которое зависит от состояния ЭВМ (работоспособное или неработоспособное), затем блок 4 опрашивает своего "соседа слева"(для блока 1, например, "соседом слева" является блок 12), а именно; осуществляет выход на системную шину 34 и считывает слово состояния ".соседа",При выходе блока 4 на системную шину 34 формируется единичный сигнал."ОБМ" 24, который поступает на один из входов элемента И 10 - сигнал, поступающий из младшего разряда РгП 2, если этот сигнал единичный, то на первый вход арбитра СМ 8 поступает единичный сигнал "РО" 33, Кроме того, на второй вход арбитра СМ 8 поступает единичный сигнал выбора системной шины "ВСМ" 25, сформированный дешифратором 7. Этот сигнал при отсутствии захвата системной шины 34 другими блоками 1 переключает триггер 35 (фиг.2) в единичное состояние; Если системная магистраль 34 в данный момент времени была занята, то сигнал запроса магистрали ("ЗМ") 26 на выходе элемента И 37 будет сформирован только после переключения триггера 36 в исходное нулевое состояние при освобождении системной шины 34 (сигнал подтверждения запроса ("ПЗ") 27 равен нулю).Единичный сигнал "ЗМ" 26 и нулевой сигнал "ПЗ" 27 инициируют появление на выходе элемента И 10 единичного сигнала разрешения захвата магистрали ("РЗМ") 28, который в блоке 11 поступает на вход РЗМп 29, а в остальных блоках 1 не используется, Если источником запроса является блок 1, то сигнал на входе РЗМп 29 переключает триггер 36 в единичное состояние, разрешая формирование на выходе 31 арбитра шины 8 сигнала признака обмена ("ПО") между локальной 12 и системной 34 Шинами, Таким образом возникает воэможность выходапроцессора 4 через шинный формирователь5 (Шф) 11 на системную шину 34,Если блок 11 является источником запроса системной шины 34, то единичныйсигнал на входе РЗМп 29 через время, определяемое элементом задержки 41, пройдет10 через элемент И 38 и появится на выходеРЗМп 30, соединенном с входом РЗМ и бло. ком 12 и т.д, по цепочке, пока не будет идентифицирован источник запроса системноймагистрали.15 После того как блок 4 опросил своего"соседа слева", он анализирует слово состояния "соседа слева" и выделяет бит резуль.тата контроля. Если "сосед слева" считаетсяработоспособным, то бит результата конт 20 роля содержит "лог,1", в противном случае- "лог,О".Далее бит результата контроля записывается в РгВ 3 проверяющего блока и в видесигнала "контрольного выхода" (16 - 19) по 25 ступает на первый вход элемента И-НЕ 9блока 1, являющегося "соседом слева" для.проверяющего блока 1, и на второй входэлемента И-НЕ 9 ЭВМ, являющейся "соседом слева" для проверяемого блока напри 30 мер, проверяющего блока является блокобработки 11, то сигнал "контрольный выход" 16 поступает на первый вход элементаИ-НЕ 9 блока 12 и на второй вход элементаИ-НЕ 9 блока обработки 1 з.35 В результате на первом входе элементаИ-НЕ 9 каждого блока 1 будет присутствовать сигнал "контрольный вход" из проверяющей ЭВМ, а на втором входе того жеэлемента - тот же сигнал из ЭВМ, являю 40 щейся "соседом справа" для проверяющегоблока 1,Т,е. для блока 11 проверяющей будетблок 14, а ее соседом справа - блок 1 з, поэтому на первом и втором входах элемента45 И-НЕ 9 блок 11 будут сигналы "Контрольныевыходы" 19 и 18 соответственно. ЭлементИ-НЕ 9 сработает по единичному сигналу."СРВ" 13, который вырабатывается ЦП контроля системы после сигнала СНК 14 через50 некоторый промежуток времени, достаточный для того, чтобы все блоки 1 успели проверить друг друга и выставить бит контроляв РгВ 3.Если, например, блок 11 неисправен, а55 блок 1 з("сосед справа") для блока 14(исправен, то на первый вход элемента И-НЕ 9. блока 11 поступит лог, "0", а на второй -лог.1, При поступлении сигнала СРВ 13 натретий вход элемента И-НЕ 9 на выходеэтого элемента будет лог."О", что говорит о5 10 15 20 30 35 40 45 50 55 необходимости отключения неисправного блока 1, т,е, в данном случае блока 11. Сигнал с выхода элемента И-НЕ 9 поступает в младший разряд РгП 2, блока 11, в остальные разряды РгП 2 блока 1 записываются . сигналы с выходов элементов И-Н Е 9 блоков 12, 14, поступающие соответственно на входы РгП 2 21 - 2 з, Считывание из РгП 2 младшего разряда происходит по стробирующему сигналу СКК 15, посылаемому ЦП контроля системы, При поступлении на первый вход элемента И 10 в данном случае "лог,0", считанного из младшего. разряда Рг 12, и на второй вход - единичный сигнал "ОБМ" 24 происходит блокировка арбитра СМ 8, т.е. обмен между локальной 12 и системной 34 шинами не возможен, следовательно неисправный блок отключен от системной шины 34.Это случай, когда один иэ блоков отказал, если же все блоки 11 - 14 (ЭВМ 11 ЭВМ 14) исправны, то выход на системную шину производится обычным образом, описанным ранее,Необходимо упомянуть, что при поступлении на вход процессора 4 из ЦП контроля системы сигнала СКК 15 блок переходит из режима контроля в обычный режим работы.Формула изобретения Многомашинная вычислительная система, содержащая Н устройств обработки, причем информационные входы-выходы всех устройств обработки через системную информационную магистраль соединены между собой, выходы запроса магистрали и входы подтверждения запроса магистрали всех устройств обработки через системную управляющую магистраль соединены между собой, причем каждое устройство для реализации обработки содержит операционный блок, блок локальной памяти, дешифратор, шинный формирователь и арбитр шины, причем в каждом устройстве обработки информационные входы-выходы устройства обработки Подключены соответственно к информационным входам-выходам первой группы шинного формирователя, информационные входы-выходы второй группы которого через локальную магистраль адреса данных подключены соответственно к информационным входам дешифратора и информационным входам-выходам блока локальной памяти, управляющие входы-выходы операционного блока через локальную управляющую магистраль подключены к управляющему входу дешифратора и управляющему входу блока локальной памяти,выходы дешифратора подключены соответственно к входам выбора системной магистрали арбитра шины, выход признака абонента которого подключен к управляющему входу шинного формирователя, о т л и ч а ющ а я с я тем, что, с целью повышения на дежности за счет аппаратного децентрализованного диагностирования в многомашинной вычислительной системе, вход "Разрешение захвата магистрали приемника" а-го устройства обработки (где а = 2Н) подключен к выходу разрешения захвата магистрали источника (а)-го устройства обработки, вход "разрешение захвата магистрали приемника первого устройства обраббтки подключен к выходу разрешения захвата магистрали первого устройства обработки, вход признака конца контроля и вход признака начала контроля системы и третий вход режима контроля системы подключены соответственно к входу признака конца контроля, входу признака начала контроля и входу режима контроля всех устройств обработки, первый выход признака контроля Ь-го устройства обработки (Ь = 1Н) подключен к Ь-м входам контрольного слова устройств обработки с первого по(Ь)-й и с (Ь+1)-го по Н-й, второй выход признака контроля с-го устройства обработки (где с = 1,Н - 2) подключен к с-м входам режима контроля (с+1)-го и (с+2)-го устройств обработки, второй выход признака контроля (Н)-го устройства обработки подключен к (Н)-м входам режима контроля Н-го и первого устройств обработки, второй выход признака контроля Н-го устройства обработки подключен к Н-м входам режима контроля первого и второго устройств обработки, при этом в каждое устройство обработки введены регистр приема, регистр выдачи, первый и второй элементы И, причем в каждом устройстве обработки входы режима контроля устройств обработки подключены к входу первого элемента И, инверсный выход которого подключен к информационному входу регистра приема и первому выходу признака контроля устройства обработки, входы контрольного слова каждого устройства обработки подключены к информационным входам группы регистра приема, выход которого подключен к первому входу второго элемента И, выход которого подключен к входу разрешения обмена арбитра шины, выход запроса магистрали, выход разрешения захвата магистрали источника которого подключены соответственно к выходу запроса магистрали, и выходу разрешения захвата магистрали и выходу разрешения захвата магистрали источника устройства обработки, вход подтверждения запроса и вход разрешения захвата магистрали приемника каждого ус 1798798тройства обработки подключены соответственно к входу подтверждения запроса и входу разрешения захвата магистрали приемника арбитра шины, информационные входы-выходы второй группы шинного формирователя через локальную магистраль адреса данных подключены к информационным входам дешифратора, информационным входам регистра выдачи, информационным входам-выходам блока локальной памяти, к выходам группы регистра приема и информационным входам-выходам операционного блока, управляющие входы-выходы которого через локальную управляющую магистраль подключены к управляющему входу блока локальной памяти, второму входу второго элемента И, входу записи-считывания регистра выдачи и входу записи-считывания ре гистра приема, вход признака началаобработки устройства обработки подключен к входу запуска режима контроля операционного блока, вход признака конца обработки устройства обработки подключен к входу 10 окончания режима контроля операционногоблока и к входу разрешения регистра приема, выход регистра выдачи подключен к второму выходу признака контроля устройства обработки.1798798 Составитель Г,Смир Техред М.Моргентал едактор Н.Коляд Подписноезобретениям и открытиям прРаушская наб., 4/5 К оизводственно-издательский комбинат "Патент", г, Ужгород,ул.Гагарина, 101 Заказ 773 ТиражВНИИПИ Государственного комитета и113035, Москва, Жва Корректор С.Пекарь