G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1541590

Опубликовано: 07.02.1990

Автор: Голик

МПК: G06F 3/153

Метки: вывода, информации

...выходы элементов И 2424 , ,24(,), проходят импульсымодуляции с выхода синхронизатора 23.Столбец в этом случае светится зеленым,цветом и мерцает.3, Если А=Б, А ( А Б Ъ) Бмсикс. дол 55В этом случае устройство работаетаналогично, как в случае 2. Отображаемый столбец состоит из одной полоскизеленого цвета, которая мерцает. 4, Если АБ, А А, Б ( (Бмсйс дооВ этом случае на выходах компараторов 4-6 присутствуют нулевые сигналы, Импульсы модуляции с выхода синхронизатора 23 через элементы И 12, 16 и 17 не проходят. На выходе инвертора 11 присутствует единичный сигнал, который через элемент ИЛИ 10 поступает на вход элемента И 19 одновременно - на вход элемента И 20 . На инверсном входе элемента 15 запрета присутствует нулевой сигнал с выхода...

Номер патента: 1541591

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 15/31, G06F 7/00

Метки: булевых, дифференцирования, логического, функций

...уровню напряжения на его входесинхронизации. Результат суммирования у= х )рхпоступает на информационный вход регистра 7 и повысокому логическому уровню сигналана входе синхронизации коммутатора 8передается на его выход, т.е, на пер1591 6 50 55 5 154 вый выход устройства. На шестом такте на выход устройства передается результат у = х Эх , этот же результат записывается в регистр 7. На седьмом и восьмом тактах на выход устройства передаются соответственно результаты у (,2) = х ( )е х и у= х в х и, кроме того, по окончании восьмого такта в регистре 7 ока(а) зываются записанными элементы у1)Э у(ч, у (, у- элементы второго из пары равных векторов д Х/ а)х; и д Х /дх , составляющих вектор результата )Хф /дх, На девятом такте вычислений с...

Номер патента: 1541592

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 17/13, G06F 7/00

Метки: булевых, дифференцирования, интегрирования, логического, функций

...регистра 20, информационныевходы второй группы узла 19 сравненияи входы элемента ИЛИ 16 подключены 45к выходам счетчика 15, управляющийвход которого является входом синхронизации блока 3 вывода данных, входсброса счетчика 15 подключен к выходу узла 19 сравнения, выход элементаИЛИ 1 б подключен к информационномувходу регистра 17 циклического сдвига, выходы которого подключены к информационным входам первой группыкоммутатора 18, информационные входывторой группы коммутатора 18 образуют информационные входы блока 3 вывода данных, а выходы коммутатора 18 -выход блока 3 вывода информации,Рассмотрим функционирование устройства в совокупности составляюших его компонентов. Поясним принцип его работы на конкретном примере.Пусть необходимо...

Номер патента: 1541593

Опубликовано: 07.02.1990

Авторы: Карелин, Мелихов, Решетняк

МПК: G06F 7/06

Метки: сравнения

...такой блок содержитпреобразователи 2 и 3 прямого кода в 45 дополнительный и сумматор 4. Устрой" ство содержит также блок 5 выделения экстремального числа, блок 6 сравнения, коммутатор 1, регистры 8 и 9 входы чисел первого 10,-10, и второ го 11 " 11, множеств, вход 12 гранич" ного значения, вход 13 начальной установки, тактовый вход 14, входы 15 адреса второго множества, выход 16 экстремального числа, выход 17 ад-. реса экстремального числа, выход 18 степени сходства множества, выход 19 адреса ближайшего по сходству множества.= пих а; - Ь; /- степень различия1ммежду множеством А и В.Все элементы множества находятся в интервале 0,1 3 и представлены и-разрядным двоичным кодом. Наряду с этими операциями устройство может определять...

Номер патента: 1541594

Опубликовано: 07.02.1990

Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...схеме организациимикропрограммного управления (Фиг,5)показаны взаимосвязи основных потоков инФормации УСУ 2 и АУ 1 междублоками УМУ 17, РАМК 18, УПМК 19,РМК 20, РМК 21 узлов 12 и 13, АЛУ3 и КСС 9,С выхода УМУ 17 по 12-разряднойшине адрес микрокоманды поступаетна первую группу входов РЛМК 18. Кодадреса микрокоманды Фиксируетсяпередним фронтом строба Т по первому входу РАМК 18. Временный стробТ в . сигнал с периодом 0,5 мкс, скважностью 2. Временной сигнал Т - инверсный сигнал Т.С выхода РАМК 18 12 старших разрядов адреса с микрокоманды поступают на вход. узла 19. Туда же под"соединен сигнал Т; являющийся в этомслучае нулевым (младшим разрядомадреса), Поэтому за период прохождения сигнала Т дважды будет выбираться из узла 19...

Номер патента: 1541595

Опубликовано: 07.02.1990

Авторы: Животовский, Мамедов

МПК: G06F 7/49

Метки: конвейерный, сумматор

...суммирующих ячеек 5,1-5,8 аналогично описанному в первом этапе суммирования.По третьему тактовому сигналу на суммирующих ячейках 5.1-5.8 начинается третий этап суммирования, При этом содержимое тактируемого элемента 9.1 памяти переписывается в элемент 9.2 памяти. По окончании третьего этапа суммирования на соответст вующих выходах суммирующих ячеек 5,1- 5.8 появляются значения третьей промежуточной суммы и кода переноса (пункты 7 и 8). Значения разрядов промежуточной суммы с выходов суммирующих ячеек 5.1-5.8 поступают на первые входы соответствующих суммирующих ячеек 6.1-6.8, Значения разрядов кода переноса с выходов суммирующих ячеек 5.1-5.8 поступают на вторые и третьи входы соответствующих суммирующих ячеек 6.1-6.8 аналогично...

Номер патента: 1541596

Опубликовано: 07.02.1990

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...разряда вычитаемого вычитателя 53 и вход заема вычитателя 53. На входы 10 5 20 25 старших разрядов вычитаемого вычитателя 53 с входа 40 подается постоянно сигнал логического "0",В блоке 8 умножения осуцествляется перемножение К-разрядного частного, сформированного на выходах 30второго блока 6 коррекции частного ипоступающего на вторую группу входовблока 8, и и-разрядного делителя,хранимого в регистре 2 и псступающегона первую группу входов блока 8 свыходов 26 разрядов регистра 2, Навыходах 31 и 32 первой и второй группблока 8 образуется произведение вдвухрядном коде ( в виде двух чисел)Блок 8 умножения - комбинационноготипа и может быть реализован в видесовокупности из п/К К-разрядных двоичных умножителей.С помощью вычитателей 9 и 10...

Номер патента: 1541597

Опубликовано: 07.02.1990

Автор: Романов

МПК: G06F 7/52

Метки: деления

...1 11=)ЬУ-З. Итерационный процесс протекает до выполнения иитераций, что обеспечивает вычисление частного с погрешностьюЬ Б 12 " . Для устранения возможного накопления ошибки при многократном определении частного целесообразно иметь удвоенную разрядность регистров 7, сднигающего регистра 11, сумматора 2 и ц определять с учетом (и)-го остатка, характеризующего выполнение (1)-го вычисления, т.е, в ",ь- Бу(5)Таким образом, алгоритм работы предлагаемого устройства имеет нид - (1 0 с (1 Ф У,=У,+Ч; У г-(;+т;, =а-ЧУ 2; , О, - с учетом условий (4) и (5) и начальных значений х=хУ=у;+, И)+=У,) и выражения Ъ; =У +Ч ф 2 "(н)Первоначальные значения Б и И могут вычисляться в предлагаемом устройстве аналогично известному или заноситься извне. Формула...

Номер патента: 1541598

Опубликовано: 07.02.1990

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...этом случае ца выходе 32 элементаИ 16, независимо от значения сигналаца его прямом входе, формируется сигнал логического "0, который запрещает прохождение значения х,-р с инФормационных входов второй группыкоммутатора 7 на его выходы 33 (фор,мируется значение О, О0). В случае когда на инверсный вход элементаИ 16 подается сигнал логического "О"с выхода 31 старшего разряда вычитателя 12, а на прямой вход элементаИ 16 подается сигнал логической "1"с выхода 45 блока 17 управления, значение разрядов остатка (х-р) с инФормационных входов второй группыкоммутатора 7 поступает на его выходы 33.В вычитателе 13 осуществляетсявычитание из остатка, сформированного в однорядном коде на выходах 34вычитателя 11, произведения, образованного в пвухрядном...

Номер патента: 1541599

Опубликовано: 07.02.1990

Автор: Волощенко

МПК: G06F 7/52

Метки: вычислительное, матричное

...зобс с с с с 25Код поправки формируется на выходах коммутаторов 18 узлов 1 и поступает для суммирования на вторые входы сум-, маторов ячеек 2 первой строки матрицы, Вычисление каждого информационного 30 разряда кода поправки происходит на элементах ИСК 3 ЮЧАЮ 11 ЕЕ И 3 И 19 (операция а,ЮЬ;), элементе ИСКЛЮЧАЮЦЕЕ И 3 И 22 (операция Ь;ЙЬ;,) и элементеИ-НЕ 21.Вычисление частичных произведений выполняется на элементах ИСКЛЮЧАЮЦЕЕ ИЛИ 34 и И 35 каждой рз строк ячееек 2 матрицы, управляемых сигналами с выходов коммутатора 23 и элемента ИЛИ 40 24 соответствуюцего этой строке узlла 1, При Ь,=+1 на выходе коммутатора 23 и элемента ШП 24 формируется код 01, при Ъ; =-1 формируется код 11, а при Ь =(3 этот код равен 10 или 00, 45 Сами же Ь;...

Номер патента: 1541600

Опубликовано: 07.02.1990

Авторы: Васильев, Зверев, Кравченко

МПК: G06F 7/544

Метки: координат, преобразования

...- координаты объекта послеповорота сдвига и масштабирования координат.Результаты преобразования считываются из блока 4 памяти координат и записываются в регистры в следующем порядке: на первом цикле - координата Х - через второй кбммутатор 10 во второй регистр 13 сдвига; коорди ната Х - в третий регистр 9; на втором цикле - координата г - через второй коммутатор 10 - во второй регистр 13 сдвига; координата Е - в третий регистр 9.Цикл перспективного преобразования одной из координат Х или 7 осуществляется следующим образом,Числитель выражения а ипи б их второго регистра 13 сдвига передается на входу уменьшаемого вычитателя 14, на вход вычитаемого которого подается величина из третьего регистра 9. Выполняется функция "А минус В". ,В...

Номер патента: 1541601

Опубликовано: 07.02.1990

Авторы: Каневский, Клименко, Логинова, Сергиенко

МПК: G06F 7/552

Метки: вычисления, функции

...с выхода коммутатора 9, через его вход сдвинутое на четыре разряда вправо А;4 поступает также с выхода регистра 3. На сумматоре-вычитателе 7 происходит-4В четвертом такте при условии, что на выходах 19 и 20 схем 5 и 6 такте х г поступает с входа устройства в регистр 1,В третьем такте при условии, что на выходе 20 схемы 6 сравнения нулевое состояние, на первый вход сумматора-вычитателя 7 с выхода регистра 3 через вход третьего коммутатора 10 по" ступит А; , сдвинутое на один раззз" зП ззсравнения будет нулевое состояние, с выхода регистра 4 на третий вход коммутатора 9 поступает результат сум" мирования и через выход коммутатора 9 поступает на второй вход сумматора 5 вычитателя 7, на первый вход которого через вход коммутатора 10...

Номер патента: 1541602

Опубликовано: 07.02.1990

Автор: Козлов

МПК: G06F 7/552

Метки: вектора, вычисления, модуля

...кода соединен с информационными входами группы блока преобразования многорядного кода, первый и второй выходы которого соединены с входами первого и второго слагаемых сумматора.1.2. Устройство .по и. 1, о т л ич а ю щ е е с я тем, что, с целью реализации коэффициентов аппроксимации, равных (1 и 3/16) и (3/4 и 11/16), блок коммутации аргументов многорядного кода содержит четырегруппы элементов И, группу элементов И-НЕ, пять элементов ШШ, элемент НЕ, причем разряды второго информационного входа блока соединеНы с первы/ми входами соответствующих элементов И групп с первой по третью, вторые входы элементов И групп с первой по третью объединены и соединены с выходами элементов ШП 1 соответственно, с первого па третий разряды первого...

Номер патента: 1541603

Опубликовано: 07.02.1990

Авторы: Борисов, Воробьев, Егоров

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...сравнения - сигнал с выхода соответствующей схемы сравнения группы,Таким образом, если оказываетсявыполненным условие пг=г 13 в некоторой схеме сравнения группы 4 г -4 к,то дается разрешение соответствующейгруппе 5 -5 элементов И на подачукоординат у =ху =х через блок 6Г г) гэгэлементов ШП 1 и блок 27, где компоненты вектора у=(уу ) упорядочиваются по убыванию. На выходе первогоблока 27 формируется вектор 1(у)==(Ч,(у), Ю(у, который подаетсян блок 7 сравнения. Одновременно сэтим н блок 7 сравнения подаются упо 3 грядоченные координаты г (х)= =(Ч(х), г 1 (х) ) вектора хг 1==-(хгг х") из блока 28 связанногог ф 29с регистром 19 памяти, в котором хранятся координаты х =х ,х , В блоа;г г ике 7 сравнения осуществляется проверка условийЧ, (у...

Номер патента: 1541604

Опубликовано: 07.02.1990

Авторы: Карловский, Коротеев, Матов, Филимонов, Шевченко

МПК: G06F 7/58

Метки: второго, импульсов, описываемого, порядка, потока, распределением, формирования, эрланга

...с информационным входом первого цифроаналогового преобразователя, выход генератора экспоненциального напряжения соединен с первым входом блока сравнения, выход которого соединен с входом формирователя импульсов, выход которого подключен к входу запуска первого генератора равномерно распределенных случайных чисел,.о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены блок умножения элемент задержки, второй цифроаналоговый преобразователь, второй генератор равномерно распределенньж случайных чисел, выход которого соединен с информационным входом второго цифроаналогового преобразователя, первый и второй входы блока умножения соединены соответственно с выходами первого и второго цифроаналоговых...

Номер патента: 1541605

Опубликовано: 07.02.1990

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, масштабирования, модулярной, чисел

...параметр. Устройство работает следующим образом,Код числа в остатках, которое необходимо промасштабировать, по входам 1 группы поступает на адресные входы блоков 2 - 4 хранения констант. Константы, считанные из блоков 2 - 4 хранения констант по сигналу входа 16, суммируются соответственно в блоках 6 и 7 сумматоров и блоках 8 модульных сумматоров. При этом в блоке 6 сумматоров на выходах старших 11 оя п разрядов формируется2значение ранга входного числя, сигналы выходов следующих г 1 о 8 п разрядов анализируются в схеме 9, выход кото5 15,4160рой является выходом 5 устройства,младшие1 о 8 п разрядов не используются. Логическая "1" на выходе схемы 9 означает правильность ранга (масштабирования).Промежуточные значения поправкии...

Номер патента: 1541606

Опубликовано: 07.02.1990

Автор: Богатырев

МПК: G06F 13/36, G06F 9/50

Метки: многоканальное, приоритета

...происходит одновременно и частота их синхронизации одинаковая), В результате начала арбитража при освобождении магистрали с абонента, выбранного случайным образом, обеспечивается бесприоритетный режим обслуживания запросов абонентов на захват общей магистрали,Кроме того, при установке переключателя 13 канала с наименьшим номером в положение а,по каждому импульсу переноса счетчика 1 этого канала производится установка счетчиков 1, что позволяет избежать перебора холостых состояний, если длительное время нет запросов на захват магистрали при коэффициенте пересчета счетчиков 1 больше числа абонентов в системе, а при длительном отсутствии запросов на захват магистрали это позволяет в бесприоритетном режиме избежать рассогласование работы...

Номер патента: 1541607

Опубликовано: 07.02.1990

Авторы: Андреева, Бородин

МПК: G06F 11/08, H03M 13/05

Метки: обнаружения, ошибок, пакетных

...напорождающий полином, После того, какприняты все 341 разрядов, блок 3 Аормирования типа ошибки производит анализ содержимого триггеров 43-50. Если все триггеры в нуле, на выходетриггера 32 "0", что означает, чтоошибки нет. Если хотя бы один иэ триг"геров 43-58 в "1", триггер 32 устанавливается в "1", т.е, в принятойинформации содержится ошибка,По сигналу с триггера 32 содержимое триггеров 54-58 по выходам д записывается в регистр 7, сдвиг информации в преобразователе 1 кода продолжается подачей тактовых импульсовчерез элемент И 23.С момента получения сигнала обошибке идет подсчет тактовых импульсов в счетчике 5, Это продолжаетсядо тех пор, пока блок 4 сравнениявыработает сигнал совпадения содержимого триггеров 43-47 и 54-58, а...

Номер патента: 1541608

Опубликовано: 07.02.1990

Авторы: Бочечка, Виноградов, Макаров

МПК: G06F 11/16

Метки: вычислительного, комплекса, обнаружении, перезапуска, сбоя

...и внешних запоминающих устройств внутри которых локализована неисправность. Эти номера в позиционном коде записываются в регистр (регистры) группы 21, в результате чего в дальнейшем запрещается создание конфигураций, содержащих сочетание устройств,внутри которых локализована неисправность. Если в выполнении операции перезапуска не участвует процессор, то единичным уровнем с первого выхода преобразователя 35 кода, поступающим на первый вход элемента И 18, разрешается прохождение импульса второй серии на входы элементов ИЛИ группы 20 и запись номера комбинации осуществляется одновременно во все регистры группы 21.12 41608 35 40 45 50 запуска вычислительного комплекса,11 15ройств, входящих в конфигурацию)запись будет осуществлена лишь...

Номер патента: 1541609

Опубликовано: 07.02.1990

Авторы: Исаев, Пономарев

МПК: G06F 11/18, H05K 10/00

Метки: блоков, контролем, мажоритарно-резервированное, резервируемых

...неисправности выдаются с выхода блока 9 на установочный вход регистра 14 неисправностей.Аналогично происходит анализ синхронности и исправности каналов мажоритарно-резервированных блоков11 цпо сигналам Ответ и запросам прерывания. Анализ сигналов "Ответ" производится в блоке 11, сигналов запросов прерывания в блоке 13. С выходов блоков 11 и 13 сигналы неисправностей поступают в другие установочные входы регистра 14 неисправностей соответственно.Запись неисправностей в регистр 14 производится по фронту сигнала, Поступающего на тактовый вход регистра 14 неисправностей с выхода элеМента 15 задержки, Элемент 15 заПускается сигналом "Ответ", посту 1 ающим на его вход, и задерживает момент записи неисправностей в регистр 14 на время,...

Номер патента: 1541610

Опубликовано: 07.02.1990

Авторы: Кузнецов, Лонч, Середкин

МПК: G06F 11/18

Метки: генератор, кварцевый, резервированный

...выходе формирует сигнал типа"меандр" с удвоенной частотой повторения по отношению к входной частоте(Фиг.3 б,в,г,д,е), Эта последовательность поступает на вход блока 5, вкотором передним и задним фронтомкаждого импульса, начиная с первого,производится запуск соответственнопервого и второго ждущих мультивибраторов (Фиг.3 ж,з).Логицеское умножение этих импульсов приводит. к формированию сигналовуправления логической "1" (фиг.3 и),а инверсия - логического "0" (Фиг,3 к)на выходах блока 5.Эти сигналы, соответственно поступая на первый вход первого элементаИ элемента 3 И-ИЛИ-НЕ 8 разрешают прохождение импульсной последовательности кварцевого генератора 1 на выходэлемента 8 и запрещают прохождениеимпульсной последовательности генераторов 2 и...

Номер патента: 1541611

Опубликовано: 07.02.1990

Авторы: Долгов, Колесников, Мельник, Мухортов

МПК: G06F 11/22

Метки: цвм, электропитания

...напряжений выйдет из нормальных пределов, причем выходной ток сумматора 9 будет положительным, а :умматора 10 - отрицательным.Узлы 11 и 12 сравнения предназначены для Фиксации превышения выходных токов сумматоров .9 и 10 образцового тока, получаемого с помощью резистора, соединенного с шинами 14 и 15 стабилизированного напряжения. Узлы сравнения выполнены на компараторах, на выходах которых формируется высокий потенциал напряжения, если токи сумматоров превышают образцовый ток.Сигнал на выходной шине 18, вырабатываемый узлом 11 сравнения сигнализирует о превышении одного или нескольких контролируемых напряжений верхнего порога.Сигнал выходной шины 19, вырабаты" ваемый узлом 12 сравнения, сигнализирует о снижении одного или нескольких...

Номер патента: 1541612

Опубликовано: 07.02.1990

Авторы: Волощук, Жердев, Лацин, Лебедь, Шипита

МПК: G06F 11/22

Метки: неустойчивых, сбоев, фиксации

...работу третьего триггера 19 по синхровходу. После прохождения Б циклов контроля последнегоэлемента контролируемой последователь.ности по фронту, вырабатывающемусяна выходе переноса первого счетчика3 при поступлении очередного сигналао запуска цикла контроля, третийтриггер 19 переходит в единичное состояние и по нулевому значению с инверсного выхода третьего триггера 19происходит занесение во второй счетчиккода единицы (на информационныевходгы второго сцетцика ч заведен код.единицы).Таким образом, после контроля последнего элемента контролируемой последовательности при поступлении очередного сигналана втором счетчикефиксируется код не 1+1, а единицы,т,е, опять иацнется контроль первого, а в дальнейшем и всех последующих 1-1...

Номер патента: 1541613

Опубликовано: 07.02.1990

Автор: Суворов

МПК: G06F 11/26

Метки: задания, тестов

...на 1)-триггере, Этот сигнал через коммутатор 2 снимает сигналзапроса, чем дает воэможность формирования нового цикла синхронизации,. Блок 5 задания начального кодаопределяет режимы работы всего устоойства набором переключателей, включенных в него. Возможны следующие режимы: выбор скорости обмена; ручной и,автономный запуск цикла; режим работысчетчика импульсов (постоянное состояние или +1 р) выбор адреса блокапамяти в шаговом режиме; начальнаяустановка; выбор количества символовна одну строку,С коммутатора 2 сигнал подтверждения приема кода приходит на счетчик3 импульсов для выполнения Аункцииизменения адреса блока 4, При ручномнаборе адреса блока 4 сигнал подтверждения отключается от счетчика 3 им 50пульсов и набор адреса...

Номер патента: 1541614

Опубликовано: 07.02.1990

Авторы: Богданов, Лупиков

МПК: G06F 11/26

Метки: воздействий, задания, тестовых

...регистр 2 сдвига по заднему фронту сигнала на третьем выходе дешифратора 30, прошедшего элемент ИЛИ 36.После выполнения загрузки программы селекции и начальной установки устройства на входы 10 и 11 устройства устанавливается комбинация "10" битов, которая по переднему фронту очередного сигнала на тактовом входе 8 запишется в регистр 29, что приведет к снятию высокого уровня сигнала с третьего выхода дешифратора 30 и его появлению на чет вертом выходе. Высокий уровень сигнала на четвертом выходе дешифратора 30 разрешает прохождение тактовых сигналов с входа 8 через элемент И 33 на выход 21 и через элементы И 33 и ИЛИ 36 на выход 19 блока 6. По переднему фронту сигнала на выходе элемента И 33, задержанного на элементе 34 задержки,...

Номер патента: 1541615

Опубликовано: 07.02.1990

Авторы: Каустов, Мовчан, Погорелов, Полищук, Тарнопольский, Торошанко

МПК: G06F 11/28

Метки: микроэвм, отладки

...вектору прерывания. На вход остановапо вектору прерывания 23 подать высокий уровень. При появлении сигналаподтверждения прерывания на входе15 на выходе блока 2 готовности появится низкий уровень, который вызывает останов отлаживаемой микроЭВМ,Одновременно на выходе триггера 9появится высокий уронеь, Если пришедший в последующий момент временипо входу 17 вектора прерывания кодсовпадает с занесенным в регистр 3,то на выходе схемы 4 сравнения появится высокий уровень, который, пройдячерез элемент НЕ 7, приходит низкимуровнем на третий вход третьего элеиента И 10, В этом случае на выходевторого элемента ИЛИ 11 будет низкийуровень и микроЭВГ останется в режимеостанова. Вывести ее из этого режимаможно, подав на вход пуска 24 высокий уровень....

Номер патента: 1541616

Опубликовано: 07.02.1990

Авторы: Палагин, Сигалов, Цвелодуб

МПК: G06F 11/28

Метки: многопроцессорных, отладки, систем

...периодов синхросчетчика 3 импульсов и увеличивает сигнала этого процессора, можно указначение числа на его выходах на еди- зать момент выполнения любого цикла ницу, адресуя следующее слово блока 25 шины по отношению к моменту прекраще оперативной памяти. Если длитель- ния записи информации в блок 5 опера- ность текущего цикла шины превышает тинной памяти. Поскольку запись индва периода появляеция импульсов на Формации в блок 5 оперативной памяти выходе переполнения счетчика 6 импуль- прекращается одновременно во всех сов процесс адресации нового слова 30 устройствах, можно восстановить реблока 5 оперативной памяти повторяет- альную последовательность выполненияразличными процессорами отлаживаемогоНа этапе трассировки коды с маги-...

Номер патента: 1541617

Опубликовано: 07.02.1990

Авторы: Данилов, Королев, Молчанова

МПК: G06F 11/28, G06F 9/44

Метки: блоков, микропрограммных, отладки

...Программа обработкивходы управления синхрогенератора от- прерывания снимает сигнал 79, запрелаживаемого ИПУ, разрешает его работу. 20 щая дальнейшее выполнение микропроПроцессор ИПУ начинает исполнять мик- граммы, проверяет причину останова,роинструкции. Старшие разряды микро- определяет какая из физических страпрограммного адреса с К+1-го по Б-й), ниц в данный момент не загружена илиопределяющие номер виртуальной страни- если такой нет, то среды загруженныхцы, через мультиплексор 5 поступают25 нерезидентных страниц памяти опредена адресные входы блока 7 памяти пре- ляется наименее используемая страниобразования адреса. С выходов блока ца, вычисляется ее физический адрес7 считывается номер соответствующей и загрузка проводится на...

Номер патента: 1541618

Опубликовано: 07.02.1990

Авторы: Баранник, Плешаков, Ткачев

МПК: G06F 11/28

Метки: выполнения, программ

..."Лог." 1", поступающая на первый вход элемента И 8,и начинается отсчет интервала ДТ; .При обнулении третьего 5 счетчикал,(что соответствует обработке с,) наего выходе устанавливается уровень"Лог,"1", разрешающий прохождениетактовых импульсов через элемент И 9на счетный вход счетчика б, т,е, обработку 6 с,.При нормальном выполнении программного сегмента В соответствии с ходомвыполнения программы процессор наинформационный вход 22 устройства выставляет новую контрольную метку че 1рез время 1 +, причем Т( , г. Т; +(;+ (т,е. выходы счетчиков 5и 6 установлены в состояния "Лог."1"и "Лог."0" соответственно), а значение новой метки, поступающей на первые информационные входы схем 1 и 2сравнения, должно соответствовать М 1или М; . При...

Номер патента: 1541619

Опубликовано: 07.02.1990

Авторы: Жданов, Кухарь, Потапенко, Семенов, Сидоров

МПК: G06F 12/00

Метки: адреса, формирования

...на один такт сигнала МЕХ момент переключения страниц блока 2 памяти; так как команды перехода двухсловные, необходимо исключить переключение страницы до момента считывания второго слова команды перехода.После установки на входе-выходе 13кода команды перехода и последующегосчитывания микропроцессом адреса перехода происходит переключение страниц блока памяти в соответствии спредварительно закодированным адресомстраницы памяти в младшем байте КОПкоманды перехода.Режим блокировки ножного срабатывания. Ложное переключение страниц блока 2 памяти может произойти при появлении на входе-выходе 13 информации, имеющей в двух старших разрядах логические "1" (за исключением выполнения микропроцессором команд перехода).20 5 15416Такая...