G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1605235

Опубликовано: 07.11.1990

Авторы: Аверин, Кирианаки, Софий, Судоргин

МПК: G06F 11/16

Метки: временных, импульсных, последовательностей, рассогласований

...интервала импульс знака формируется не на выходе элемента И 9, как это имело место при А с В, а на выходе элемента И 10.При рассогласовании величин А и Влна времяравное половине периода последовательностей импульсов, соответствующих величинам А и В, имеют место следующие соотношения между 0 отсюда о слЭто приводит к тому, что импульсы на выходах формирователей 1 и 2 (фиг,2 В) не перекрываются, элемент И 8 постоянно закрыт и на выходах 15 и 16 устройства импульсы знака временного рассогласования не формируются. Выполнение условия В с приводит также к тому, что на выходе элемента ИЛИ 7 происходит формирование импульсов в два раза чаще, чем в случае А ( В или А ) В, счетный триггер 4 формирует импульс, который поступает на вход...

Номер патента: 1605236

Опубликовано: 07.11.1990

Авторы: Денисов, Друз, Пещерский, Рукоданов, Яровой

МПК: G06F 11/20, H05K 10/00

Метки: резервированное

...с выхода элемента ИЛИ 10 подается сигнал нулевого уровня. Это соответствует открытому состоянию ключей блока 4. При этом код управляющего слова через блок 4 поступает на общую выходную магистраль б.При последовательном опросе всех разрядов управляющего слова на выходе мультиплексора 8 формируются соответствующие сигналы, которые. подаются на вход мажоритарного элемента 11. При исправной работе всех каналов , 40 значение контролируемых в данном так. те разрядов управляющего слова совпадает и схема 12 сравнения формирует сигнал, который через элемент НЕ 13 закрывает элемент И 14, и сигнал ошибки не формируется. В случае неисправности какого-либо из элементов в первом канале сигнал на выходе мультиплексора 8 не совпадает с сигналом на...

Номер патента: 1605237

Опубликовано: 07.11.1990

Авторы: Белков, Братальский

МПК: G06F 11/22

Метки: блоков, дефектов, логических, поиска

...в блоках 1 и 1и режим начальной установки в триггерах 3 и 3. Начинается рабочий цикл устройства. Счетчик ч по импульсам 9 пересчитывает адреса на адресных входах блоков 1 1 и 1. В каждом такте производится чтение из блоков 1и 1 и одновременно поступает информацйя с щупов 7и 7. Соответствующие данные сравниваются на схемах 2 и 2 сравнения. При отсутствии сбоев сравнение происходит в каждом такте, триггеры ошибок не срабатывают, индикаторы не35 загораются. Циклы контроля проходят непрерывно до тех пор, пока не появит-. ся случайный сбой. В момент появления сЬоя на выходе одной из схем 2, 240 появится сигнал несравнения, который по ближайшему импульсу 9 захлопнется в соответствующий триггер 3, 3 ошибки и появится на индикационном...

Номер патента: 1605238

Опубликовано: 07.11.1990

Авторы: Беляев, Суслов

МПК: G06F 11/26

Метки: блоков, цифровых

...первого по п-й,соот 10 15 20 25 30 35 40 45 50 55 Формирователь граничных импульсных воздействий работает следующим образом. Информационная часть слова теста проверки поступает с генератора 1 теста по линии 41 на информационные входы мультиплексора 29 и на входы блока 34, а с их выходов сигналы воздействия через группу 35 резисторов поступают на линию 42 и на входы аналоговых мультиплексоров 30 и 3 1. Мультиплексор 29, операционные усилители 32 и 33 и аналоговые мультиплексоры 30 и 3 1 образуют схему формирования сигналов воздействия в соответствии с граничными параметрами импульсов Лог. 0" и "Лог. 1" (Фиг.4), имитирующих импульсные помехи.Учитывая, что все каналы входных сигналов поочередно подключаются мультиплексорами 29-31 к схеме...

Номер патента: 1605239

Опубликовано: 07.11.1990

Авторы: Васильев, Гончаренко, Жабин, Савченко, Самофалов, Ткаченко

МПК: G06F 11/28

Метки: микропроцессорной, системы

...шины 2, Таким образом, если адрес системной шины соответствует адресу регистра 17 контрольного слова, то на выходе селектора 18. адреса появится логическая единица (селектор адреса представляет собой схему сравнения кода с константой). Логический результат работы селектора адреса по сигналу КСИА записывается в триггер 19. Выход триггера 19 включается сигналом разрешения обращения к регистру. Сигнал с триггера 19 в случае операции записи (КВЫВОД) или чтения (КВВОД) через элемент 26 задержки фор- .5 мирует ответный сигнал блока 7. Величина задержки, формируемой элементом задержки, определяется требованиями к временным соотношениям. В случае программного чтения магистральный приемопередатчик 16 блока 7 переключается на направление...

Номер патента: 1605240

Опубликовано: 07.11.1990

Авторы: Рымарчук, Чеховских

МПК: G06F 13/00

Метки: данными, между, обмена, периферийным, устройством, эвм

...поступающим на вход блокас выходов 35. Содержимое счетчиковсравнивается и отсутствие сигналана выходе элемента 53 сравнения говорит о том, чт адреса не равны,т,е. в блоке 1 памяти есть информация.Приемопередатчик (фиг.4) работает следующим образом,Данные могут передаваться с входа.выхода 61 на вход-выход 60 и наоборот через элементы И-ИЛИ 56, 57 вобход регистра 54 или через регистр54. При наличии единичного сигналана входе 63 данные на входы-выходыпоступают с выхода регистра 54, нуле.вой уровень этого сигнала разрешает непосредственную передачу данных содного входа-выхода на другой, минуярегистр 54. Направление передачи 5данных задается сигналом на входе 65.Единичный уровень этого сигнала задает направление передачи данных...

Номер патента: 1605241

Опубликовано: 07.11.1990

Авторы: Калина, Леонец

МПК: G06F 13/00

Метки: вычислительных, двух, машин, сопряжения, электронных

...первогоблока интерфейсных передатчиков соединены с информационными входамипервого блока интерфейсных приемников, выходы второго блока интерфейсных передатчиков соединены с информационными входами второго блока интерфейсных приемников, выходы третьего и четвертого блоков интерфейсных передатчиков соединены соответственно с информационными входамитретьего и четвертого блоков интерфейсных приемников, первая и втораягруппы информационных входов коммутатора соединены соответственно свыходами первого блока интерфейсныхприемников и с группой информационных выходов первого регистра состояния, выходы коммутатора соединеныс пцформаццопптми входами второгоблока магистральных приемопередатчик , информационцыс выходы которого соед сцены с ицдкрмаш 1...

Номер патента: 1605242

Опубликовано: 07.11.1990

Авторы: Беззубов, Корчагин, Кравцов

МПК: G06F 13/00

Метки: магистралью, сопряжения, эвм

...заданный промежуток времени сигнал с таймера 34 поступает нл триггер 35 - формирователь сигналя ТПР. Сигнал ТПР по цепи 47 поступлет в канал ЭВМ, я также через элемент 1 И 1 39 по цепи 48 - на вход элемента 1111 21. С выхода элемента 1 Л 21 этот сигнал воспринимается устрсйств м кк сигнал начальной устлновкп.Снимается сигнал ПВ, процессор разблокируется и в ответ на сигнал ТПР формирует сигнал ППР (представление прерывания) и цикл "Ввод". Сигнал ППР по цепи 50 поступает в блок 4 прерывания, снимает сигнал ТПР, устанавливает триггер 35 в исходное состояние и поступает на триггер 37 и на регистр 36, Устройство выставля ет в канал адрес вектора прерывания (шина 51) и сигнал СИП (цепь 52) . Процессор принимает адрес вектора прерывания и...

Номер патента: 1605243

Опубликовано: 07.11.1990

Авторы: Березина, Можайская

МПК: G06F 13/00

Метки: абонентов, сопряжения, цвм

...дешифратором 5 элемента И 8 на вход 48 соответствующего регистра 9, разрешающий прохождение тактовыхимпульсов с входа 13 устройства на вход 49 регистра 9. Информация регистра 9 в последовательном коде проходит через вход 52 соответствующего элемента И 10, на вход 53 элемента ИЛИ 11 и через него на вход 19 устройства.По окончании передачи информации сигнал "Разрешение сдвига" с выхода 27 блока 1 снимается, а на выходе 26 блока 1 появляется сигнал "Конец слова", который через вход 37 элемента И 4 поступает на вход 35 счетчика 3, при этом содержимое счетчика 3 увеличивается на единицу.По приходу следующего импульса "Число" на вход 15 устройства процедура ввода информации в ЦВМ повторяется и в ЦВМ передается содержимое регистра 9 со...

Номер патента: 1605244

Опубликовано: 07.11.1990

Авторы: Батраков, Федосеев

МПК: G06F 13/00

Метки: информации, источника, приемника, сопряжения

...на элементы И 13 и разрешает прохождение управляющего сигнала чтения на входы элементов И блоков 20,Чтение информации производится при поступлении на вход 37 устройства управляющего сигнала чтения, При этом чтение осуществляется последовательно из регистров 18 блока 14. Информационный сигнал с регистра 18 через блок 17 элементов ИЛИ поступает на ин 44 6формационный выход 39 устройства. Кроме того, управляющий сигнал чтения после задержки на элементе 4 задержки на время чтения из регистра 18 увели чивает содержимое счетчика 9 на единицу, вследствие чего с помощью дешифратора 16 выбирается для чтения следующий регистр 18Сдвиг информации производится следующим образом, При отсутствии управляющих сигналов записи и чтения, высоких...

Номер патента: 1605245

Опубликовано: 07.11.1990

Авторы: Петров, Шатилов

МПК: G06F 13/00

Метки: вычислительной, датчиками, сопряжения

...следующим образом, При поступлении с линии приема от ЭВМ стартового бита (он приходит логическим путем) и прохождении его через блок 26, обеспечивающий согласование уровней сигналов и гальваническую развязку, включается счетчик 22 (синхронизатор приема). После отсчета счетчиком 22 интервала времени, равного половине битового, он сбрасывает триггер 23 (дискриминатор длительности стартового бита) и одновременно производит052456 40 45 50 55 1 О 15 20 25 30 35 ввод информации в сдвиговый регистр 27, поступающей с блока 26,Если длительность входного сигнала меньше половины длительности бита, счетчик 22 не сбрасывает триггер 23. Таким образом, осуществляется выделение стартового бита от возможных помех в линии связи устройства с...

Номер патента: 1605246

Опубликовано: 07.11.1990

Авторы: Данилов, Михелев, Нероненя

МПК: G06F 13/38, H03K 17/08

Метки: линией, модуля, связи, сопряжения, электронного

...и третий управляющий вход элемента 4, что удерживает устройство в данном состоянии и после того, как на втором его входе изменится уровень сигнала по истечении времени задержки1605246 В обоих случаях ток короткого замыкания протекает кратковременно, что не может вывести из строя выходные цепи устройства. После устранения причины короткого замь 1 кания устройство восстанавливает свою работоспособ- ность Формула изобретения Составитель Г.Стернин Редактор Н.Тупица Техред Л,Сердюкова Корректор С.ЧерниЗаказ 3454 Тираж 572 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, И, Раушокая наб., д. 4/5 Производственно-издательский комбинат "Патент" г, Ужгород, ул. Гагарина, 101 на элементе 3. В...

Номер патента: 1605247

Опубликовано: 07.11.1990

Авторы: Вакулин, Гурин, Ильин, Кобозев, Харитонов

МПК: G06F 13/00, G06F 15/17

Метки: многопроцессорная

...вход схемы 12 сравнения, на второй вход которой подан адрес регистра 17 сообщений в адресном пространстве блока 3. Сигнал с выхода схемы 12 сравнения поступает на пер0524 7 6 25 30 следний в ответ на сигнал СО формирует сигнал разрешения прерываний,который поступает по линии 28 на соответствующий вход блока 4. В ответна этот сигнал блок 4 выставляет сигнал строба вектора прерываний (СВП)на линию 27 и выставляет вектор прерывания на шину 30. По сигналу СВПузел 9 формирует сигнал подтверждения 40 захвата магистрали, который поступает по линиям 23 на шину межпроцессорного обмена и запускает формированиецикла магистрали в контроллере магистрали (также входит в известный 45 блок управления обменом): выдается сигнал В-занято, с задержкой 100...

Номер патента: 1605250

Опубликовано: 07.11.1990

Авторы: Авдонин, Козыренко, Соколов, Тимченко

МПК: G06F 15/163

Метки: заданий, процессорам, распределения

...сигналом с выхода блока 5 все триггеры регистра3 будут установлены в единичное состояние, а сигнал низкого уровня свыхода блока 5 запретит работу блока 1. В это время в блоке 5 будетсформирован новый код загрузки дляданного процессора. 1 а этом фазакоррекции заканчивается. Работа устройства возобновляется с фазы поиска.,Формула изобретения тон 11 груши, входам ус.тцтвктт в "О" терного регистра и регистр сдвига, прямой выход которого ттодкчючен к первому ицформацис ттнсму входу первого блока элементов И ц к входу первого элемента ИЛИ, инверсный выход регттстра сдвига подключен к входу первого элемента И, первый выход блока управления подключен к входу разрешения работы блока определения номера процессора с минимальной загрузкой и...

Номер патента: 1605253

Опубликовано: 07.11.1990

Авторы: Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/13, G06F 17/16

Метки: блок, вычислительный, дифференциальных, матричного, производных, решения, уравнений, устройства, частных

...переходит в состояние аз, 9101605253В этом состоянии осуществляются следую.ие операции. Через элементы И 68 и ИЛИ 90 обнуляетс счетчик 56 адреса, с выхода элемента И 81 выда 5 ется управляющий сигнал, по которому в сумматор 4 заносится остаток значения функции в четном узле из регистра 47 старших разрядов узла 5, а в сумматор 9 - значение суммы приращений в четном узле из регистра 11. По сигналу с выхода 25 в регистр 47 старших разрядов записывается информация из регистра 48 младших разрядов узла 5 и по сигналу на выходе 35 в регистр 11 заносится содержимое регистра 10. Вычисляют значение функции в четном узле. Для этого в состоянии а(, открывается элемент И 79 и вьдает управляющий сигнал на выход 36 по каждому тактовому...

Номер патента: 1605254

Опубликовано: 07.11.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: адамара, быстрого, выполнения, преобразования, уолша

...регистры 3 и 11 значений отсчетов, сигнала из следующей выборки.Блок 8 синхронизации работает следующим образом, Запуск блока 8 синхронизации производится потенциалом логического "0", который подается на вход 12 блока 8 синхронизации и запускает формирователь 15 импульсов. При этом на выходе формирователя 15 импульсов формируется отрицательный импульс сигнала управления 1 (фиг.5). По приходу тактовых импульсов Е, (фиг,5) на счетный вход 10 счетчика 14 на выходе 1 первого (младшего) разряда его формируется сигнал управления 2 (фиг,5), а на( выходе (и)-го разряда счетчика 14 формируется сигнал Ткоторый посту. пает на первый вход формирователя 15 импульсов и на счетные входы счетчиков 16 и 19, По приходу сигнала Т на выходе формирователя...

Номер патента: 1605255

Опубликовано: 07.11.1990

Авторы: Иваненко, Лысенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сумматор 9, регистр 1 О адреса, группа регистров 11, вход 12 сопровождения данных устройства, выход 13 устройства, входы 14,1-14,Ь постоянного коэффициента устройстваУстройство предназначено для формирования адресов процессора, реализующего алгоритм Винограда преобразования Фурье (АВПФ). Алгоритм Винограда основан на представленииматрицы 11Г 11 - точечного диск"Ю:еретного преобразования Фурье (1 ШФ),где 11 Е - взаимно простые числа, ввиде прямого произведения матриц11 - точечных ДПФ61,1: 1,111,1,Я,111,и сведении вычисления 11 Е - точечныхДПФ к вычислению круговых сверток сиспользованием арифметики в кольцеполиномо.з. Короткие 11 Е - точечныепоследовательности вычисляются по алгоритму Рейдера, позволяющему существенно...

Номер патента: 1605256

Опубликовано: 07.11.1990

Авторы: Корчев, Поваренко, Черная

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...и одинаково согласно алгоритму работы предыдущих блоков 4 и 5 памяти в режиме записи. В первый подблок запишутся последовательно выходные отсчеты - нулевой и второй, во второй подблок - четвертый и шестой, в третий подблок - первый и третий, в четвертый - пятый и седьмой. По окончании записи результата в блок 13 памяти устройство начинает вычисление БПФ нового массива и разделение спектров исходных действительных массивов. Блок 13 памяти переключается в режим считывания. Временная диаграмма работы блоков 13 и 15 в режиме выдачи результатов приведена на фиг.б, Все управляющие сигналы формируются блоком 12. На одном из адресных входов блока 13 памяти прямая последовательность адресов, на другом адресном входе - инверсная...

Номер патента: 1605257

Опубликовано: 07.11.1990

Авторы: Верещак, Давиденко, Поляков

МПК: G06F 17/15

Метки: азимутальной, вычисления, корреляционной, функции

...к второму входу блока3-1 (входу адреса), который посредством этого соединяется с выходом циклического двоичного счетчика 11 (сциклом длиной Н), выполняющего функ цию формирователя адресов записи,На входе этого счетчика действуетпериодическая, с периодом Ти/М, пос"ледовательность импульсов. Она формируется иэ периодической, с периодом 25 Тц/11 (М+1), последовательности импульсов, формируемой генератором 8тактовых импульсов, посредством деления ее частоты на М+1 делителем 9частоты, Таким образом, за период Тц 3 О следования импульсов передатчика РСАк первому (информационному) входублока 3-1 поочередно подключаются11 ячеек этого блока, в которые записываются сигналы от 14 элементов разрешения РСА по дальности, Так производится заполнение...

Номер патента: 1605258

Опубликовано: 07.11.1990

Авторы: Авдеев, Ханжиев

МПК: G06F 15/173

Метки: графах, задач, решения

...устройства при определении веса критического пути в графе,На чертеже представлена функциональная схема устройства,Устройство содержит блок 1 задания 10матрицы весов дуг, блок 2 заданияматрицы смежности, блок 3 определениякритического пути, многоканальный коммутатор 4, сумматор 5, вход 6 опросаустройства, выходы 7 признаков принадлежности дуг множеству дуг критического пути в графе устройства ивыход 8 веса критического пути устройства.Устройство работает следующим образом,Пусть необходимо определить вескритического (длиннейшего или кратчайшего) пути в графе, Перед началомработы в блок 1 задания матрицы весов 25дуг заносят информацию о весе дуги,соединяющей К-ю и М-ю вершину графа(К 1 В; М 1 В, где В - количество вершин в графе), в...

Номер патента: 1605259

Опубликовано: 07.11.1990

Авторы: Баранов, Карпенко, Мельник

МПК: G06F 19/00

Метки: деятельности, родовой

...пока на выходе делителя 4 частоты не появится импульс переполнения (например, после десяти схваток), который устанавливает триггер 13 в единичное состояние и через элемент ИЛИ 31 устанавливает триггер 40 28 блока 25 в нулевое состояние,Триггер 28 блокирует элемент И 30, нулевой выходной сигнал которого блокирует работу блока 5 формирования фаз схваток. 45Триггер 13 в единичном состоянии переключает сумматор"вычитатель 12 в режим вычитания, переключает коммутаторы 16-19 и открывает элемент И 21. Коммутатор 16 подключает выход 50 регистра 11 сдвига к входу вычитаемого сумматора-вычитателя 12. Коммутатор 17 подключает выход регистра 10 сдвига к входу уменьшаемого сумматора-вычитателя 12, выход разности которого через коммутатор 18...

Номер патента: 1605260

Опубликовано: 07.11.1990

Авторы: Монченко, Плавский, Чепига, Ященко

МПК: G06F 19/00

Метки: вычислительное, диагностическое

...сигналы разрешения записи, которые поступают на вход 27 блока 9 и разрешают запись оценки, поступающей на информационный вход, по адресу, поступающему на адресный вход блока 9 с выхода счетчика 1 адреса. Действия седьмой микрокоманды идентичны действиям третьей микрокоманды. Запись оценок в блок 9 и накопление суммарной оценки в сумматоре 8 повторяются определенное число раз, равное числу параметров. Действия восьмой микро- команды идентичны действиям первой микрокомаиды, но дополнительно вырабатывается сигнал, поступающий на вход 31 регистра 15, который разрешает запись значения количества параметров с выхода счетчика 45 на вход 32 регистра 15. Девятая, десятая и одиннадцатая микрокоманды выполняют действия по определению кодов...

Номер патента: 1606969

Опубликовано: 15.11.1990

Авторы: Дрозд, Карпенко, Лацин, Полин, Шабадаш

МПК: G06F 1/04, G11C 29/00

Метки: задержки, информации, самоконтролем, цифровой

...такте, Вычисленный контрольный разряд сравнивается схемой 6сравнения с контрольным разрядомсчитанным в данном такте из блока 3управляемой задержки,Если в процессе задержки произошлоискажение одного информационного разряда последовательности, считанногов 1-м такте, то контрольные разряды,вычисленные в 1-м и (1+1)-м тактах,будут отличаться от контрольных разрядов, считанных в этих тактах изблока 3 управляемой задержки. Такимобразом, наличие двух подряд несовпадений контрольных разрядов в 1-м иЦ+1)-м тактах свидетельствует обискажении 1-го информационного разряда.Сигнал о первом несовпадении контрольных разрядов поступает с выходасхемы 6 сравнения на вход триггера8 контроля и яерез датчик 10 ошибкина выход 16 устройства и...

Номер патента: 1606970

Опубликовано: 15.11.1990

Авторы: Бичугов, Данильченко, Лисицын, Романов

МПК: G06F 3/02

Метки: ввода, информации

...проп.едшим через элемент ИЛИ10 и задержанным элементом 3 задержки на время считывания данных изблока 22.После записи кода в регистр 23 импульсом, задержанным элементом 32 задержки на время, эанесется код в регистр 23, опрашивается компаратор 27, сравнивающий коды типа подлежац;его передаче сообШания в регистре 23 и кода типа клавиши, которую нажал оператор., в регистре 2.Если упомянутые коды совпадают, тс компартор вырабатывает сигнал, ; станавливаюший триггер 29 в единич: в;ое состояние, при котором высоким потенц .алом с прямого выхода он открывает элемент И 30, на другой вход которого поступает тот же импульс, задержанный элементом 33 на ьремя срабатывания компаратора 27 и триггера 29. Этот импульс проходит на выход...

Номер патента: 1606971

Опубликовано: 15.11.1990

Авторы: Ветерис, Ветярис, Кучинскас, Паленис

МПК: G06F 3/153

Метки: вызовом, информации

...импульсов.Первый импульс генератора проходит через элемент И 44 и поступает на входы всех элементов 1 57-59. Однако открыт будет только один элемент И 58 высоким потенциалом триггера 61, установленного в единичное состояние сигналом вызова справки, Кроме того, при формировании высокого потенциала на выходе триггера 61 на 4 О выходе дифференцирующего элемента 64 будет сформирован импульс сброса счетчика 12,С выхода элемента И 58 импульс поступает на выходы 30 блока 4 синхро.низации элемента и далее на соответствующий элемент И первой группы 8, открытый по второму входу высоким . потенциалом инверсного выхода триггера 1, и через элемент ИЛИ 52 на вход 5 О элемента 46 задержки.С выхода элемента И группы 3 импульс поступает на вход...

Номер патента: 1606972

Опубликовано: 15.11.1990

Автор: Лупиков

МПК: G06F 7/00

Метки: информации, сортировки

...синхроимпульсов через элемент И 35 навходы триггеров 28 и ЗО и элементовИ 24 и 25. Триггер 28 устанавливаетсяв единичное состояние по заднемуфронту первого синхроимпульса, Триг 55гер ЗО изменяет свое состояние по зад-нему фронту каждого синхроимпульса.Сигналы с выходов элементов И 24 и25 поступают на входы стробирования элемента И-ИЛИ 27, на другие входы1 1которых поступают выходные сигналыблоков 1 и 2 памяти. Сигналы с выходов элементов И 24 и 25 через элементы ИЛИ 16 и 17 поступают на счетныевходы счетчиков 3 и 4 и через элементы ИЛИ на входы управления блоков1 и 2 памяти. Триггер 28 блокируетпрохождение первого синхроимпульса свыхода элемента И 25 через элементИ 26. Триггер 29 устанавливается вединичное состояние сигналом...

Номер патента: 1606973

Опубликовано: 15.11.1990

Авторы: Попов, Туравинин, Удинцев

МПК: G06F 7/06

Метки: сортировки, чисел

...элемент И 2 и далее через элементы И 3 в блоках 1 ид на синхровходы регистров 2, производится передачачисла Ав регистр2 блока 1 через группу элементовИ 4, а числа А - регистр 2 блока 1через группу элементов И 5Затемимпульсом, задержанным элементом Озадержки, устанавливается в единичное состояние триггер 9, чем определяется второй этап первого цикла.Таким образом, после первого эта"па в регистрах 2 блоковиз последовательности чисел 1 О, 8, 4, 5 формиру ется последовательность 8, 1 О, 4, 5,При таком расположении чисел схема 7 сравнения блока 11 формирует навыходе Больше" нулевой сигнал(810), схема 7 сравнения блока 1 -единичный сигнал (О) 4) и схема 7сравнения блока 1 з - нулевой (45).Поэтому, поскольку триггер 9 находится в единичном...

Номер патента: 1606974

Опубликовано: 15.11.1990

Авторы: Галабурда, Ильин, Стовповская

МПК: G06F 7/544

Метки: вычисления, котангенса, тангенса, функций

...знаковыйразряд 10 регистра 9 приведенногоаргумента (5).Таким образом, на регистре 9 приведенного аргумента согласно Формуле(3) формируется значение приведенногоаргумента функции Ц 8 х(сЩ х).По сигналу на входе 12 устройства,поступающему на вход блока 4 вычисления полинома, согласно (8) формируется значение полинома, которое согласно (7) соответствует приближению к вычисляемой функции,Кроме того, на выходе 8 устройства формируется значение признака И, При этом при нулевом значении О на выходе 13 устройства формируется код приближения к функции сКх, а при; единичном значении Я на выходе 13 формируется код приближения к функции сгдх.Формула изобретенияУстройство для вычисления функций тангенса и котангенса, содержащее регистр аргумента,...

Номер патента: 1606975

Опубликовано: 15.11.1990

Авторы: Благодарный, Остроумов, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/48

Метки: прерываний

...на 0"вход третьего триггера9 поступает нулевой сигнал, .50При поступлении с третьего выходагенератора 6 тактовых импульсов первого импульса последовательности ТЭна выходе второго логического элемента И 13 появляется импульс, открывающий по заднему фронту регистр2 кода прерывающего устройства. Приэтом в регистр 2 кода прерывающегоустройства с выходов приоритетного 5 бшифратора 11 записывается код периферийного устройства, требующего прерывания, С выходов регистра 2 кодапрерывающего устройства код поступитна группу выходов 19 устрдйства кодапериферийного устройства и на дешифратор О. С выходов дешифратора 10унитарный код периферийного устройства, требующего прерывания, поступит на управляющие входы мультиплексора 5. При этом сигнал...

Номер патента: 1606976

Опубликовано: 15.11.1990

Авторы: Иванов, Кладов

МПК: G06F 13/36, G06F 15/16

Метки: магистралью, общей, процессора, сопряжения

...ЛУ процессора 18 сигналлогического "0", т.е. на управляющихвходах дешифратора 3 адреса находятсясигнальг, обеспечивающие его выборку,При этом при обращении процессора18 к адресам, не входящим в зону адресов 1Б общих магистралей 14,уровень сигнала на 1г выходахдешифратора 3 и выходах 1 бг 16пассивный ("0"), Пассивным будет уроьень сигнала и при вводе, выводег 1 11данных ( т ак к а к на входе 1 1 - 0 ),При э тсгл ч ер е з э л ем ент 4 задержки,элемент ИЛИ 5 ( при выдач е процессором1 8 адреса и выводимых данных ) и элемент ИЛИ б ( при в вод е данных в проце с со р 1 8 ) у с т а навли вает ся двухс т оронняя связь между входами- выходами1 2 и 1 3 . Предлагаемое устройство5 Устройство для сопряжения процессора с общей магистралью,...