G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1405045

Опубликовано: 23.06.1988

Авторы: Капичула, Лахманов, Моисеев, Родионов, Соловейчик, Соловьев, Шестопалов, Ярош

МПК: G06F 3/14

Метки: информации, отображения

...шинный формирователь 29 поступает на информационный вход-выход блока 7 памяти изображения. При выполнении операции записи с информационного входа-выходаблока 7 памяти изображения информациячерез шинный формирователь 29 поступает на третий вход схемы 26 памятии записывается в выбранную ячейкуэтой схемы. Блок 8 памяти работает аналогичным образом. Все поле 35 экрана устройстваотображения делится на строки 36символов, каждая из которых состоитиз знакомест 37. Используется несколько стандартных форматов поля 35экрана, например 24 строки символовпо 80 знакомест в каждой, 32 строкисимволов по 64 знакоместа в каждойи др. Каждое знакоместо состоит излиний 38 символа, каждая из которыхсостоит из точек 39. Используетсянесколько стандартных...

Номер патента: 1405046

Опубликовано: 23.06.1988

Авторы: Голенев, Кузнецов, Соколов

МПК: G06F 7/04

Метки: функций, экстремумов

...комбинационного сумматора 2и на прямом выходе триггера 4 - уровень логической " 1",На входах 14 устанавливается следующее значение кода, которое импульсом с входа 13 сигналов записываетсяв реверсивный счетчик 3, Импульс свхода 13 поступает на синхровход реверсивного счетчика,Начинается следующий цикл анализа. Текущий код, записанный в ревер-сивном счетчике 3, меньше предыдущегозаписанного в регистре 1, В этом случае;возможны слецуйщие два варианта.Вариант 5. Исходным состоянием данного цикла анализа является конецпредыдущего цикла анализа, описанного в варианте 3. В этом случае функция продолжает убьвать, на выходе переноса комбинационного сумматора 211 11сохраняется уровень логического 0триггер 4 сохраняет состояние логич еског...

Номер патента: 1405047

Опубликовано: 23.06.1988

Авторы: Бзнуни, Газиян, Гаспарян, Саркисян

МПК: G06F 7/38

Метки: вычислительное

...находитсяв оперативной памяти, а второй - водном из адресуемых регистров блока5, то операнд, находящийся в блоке 5,считывается в регистр 8 и принимаетсяв регистр б,второй операнд считывается из оперативной памяти по адресусодержимого регистра 3 в регистр 8 содновременной выдачей первого операнда в регистр 9 и выполняется операция. Коммутатор 4 нри этом посылаетна вход блока 1 и сдвигателя 2 информацию, которая хранится в регистре 8. Формула изобретения Вычислительное устройство, содержащее арифметико-логический блок, сдвигатель, коммутатор, три буферных регистра, блок адресуемых регистров и регистр результата, причем выход арифметико-логического блока объединен с выходом сдвигателя и соединенс информационным входом блока адресуемых...

Номер патента: 1405048

Опубликовано: 23.06.1988

Авторы: Галиулин, Гафаров

МПК: G06F 7/48, H03M 7/16

Метки: данных, цифровых

...состояние (схема установки "О" не показана). В следующий момент с поступлением тактового импульса ена вход 12 производится считывание информации с элементов 1 и 2 памяти соответственно по их входам 9 и 10, Так как, последние при этом находятся в исходном состоянии "0", импульс на выходе 36 отсутствует, что соответствует Ро =О.В следующий моментна вход 14 поступает импульс второго такта, а на входы 32 и 41 устройства подаются соответственно информационные сигналы Аи В. При этом, если А,=В=1, то на входы 32 и 41 подаются соответствующие им импульсы, поступающие на входы 34 и 40 элементов 2 и 1 памяти. Так как РО=О, запрет записи информации в элемент 2 памяти по его входу 30 отсутствует и последний переходит в состояние "1" (т. е. Р,...

Номер патента: 1405049

Опубликовано: 23.06.1988

Авторы: Афанасьев, Галченков, Лауберг

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...сигнал смены знака первого операнда и сигнал смены знака второго операнда. При совпадении сигналов 3 и 5 первый элемент И 9 вырабатывает сигнал, переключающий первый элемент РАВНОЗНАЧНОСТЬ 11 в ре 10 15 20 25 30 35 40 45 50 55 жим смены знака, в противном случае первая схема совпадения вырабатывает сигнал, переключающий элемент 11 в режим, когда он просто пропускает знак операнда со своего входа на выход. Аналогично работает второй элемент РАВНОЗНАЧНОСТЬ 12 и второй элемент И 10.Выходные сигналы элементов 11 и 12 поступают на входы мультиплексора 20 знака и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, выходной сигнал которого поступает на сумматор-вычитатель и определяет вид операции (суммирование или вычитание), которая производится над...

Номер патента: 1405050

Опубликовано: 23.06.1988

Авторы: Белик, Коновалова

МПК: G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной

...5, уменьшая значение у1 до тех пор, пока на выходе умножителя 2 не получится г, = 1,00, при этом у = у - д, отличается от у1 ина 2 , где п - разрядностьчисла хПри последующем изменении входного аргумента х в сторону увеличения (х + д х) или уменьшения ,х - д х) на выходе умножителя 2 меняется код г 7 1,0.0 или г1,00.Вследствие изменения кода г и реализации логических операций на элементах НЕ 6, ИЛИ 7 и И 9 импульсы от генератора 8 поступают соответственно или на вычитающий счетный вход реверсивного счетчика 11, или на суммирующий вход. Таким образом, в устройстве образуется переходный процесс, удерживающий значение кода на выходе умножителя 2 в пределах г = 1,0 О+2, что отражает тот факт, что на выходе устройства установился...

Номер патента: 1405051

Опубликовано: 23.06.1988

Авторы: Васильев, Кравченко, Потехин, Щербаков

МПК: G06F 7/548, G06T 3/00

Метки: координат, преобразования

...параллельного занесенияданных, три разряда которого используются для фиксации знакового битавходной информации о преобразуемыхкоординатах Х,У,2, Значения бит координат Х,У,2 начиная со старших разрядов поступают на информационный входблока 7 управляемых инверторов, управляющие входы которых подключены ксоответствующим выхолам ре 1 нстра б.Таким образом, если знаковый бит,зафиксированный регистром 6, равен нулю (положительное число), то информация передается через управляемый ин 5вертор без изменения, а в противномслучае - инвертируется.Комбинация последующих разрядовХ,У,Е, проинвертированных в соответствии с зафиксированными знаками,и 10сами знаковые биты образуют адреснуюФункцию дешифратора 8, на первомвыходе которого устанавливается...

Номер патента: 1405052

Опубликовано: 23.06.1988

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: извлечения, квадратов, корня, суммы

...соединенные с единичными выходами регистра 13 и триггера 9, являются выходами устройства.Устройство работает следующим образом.Перед началом работы с входа 1 врегистр 2 записывается первый аргумент Х, с входа 3 в регистр 4 - второй аргумент У, Триггер 9 сброшен в" 1", регистр 15 сброшен в "О". Вычисление функции требует выполненияи+1, цикла. Так как все циклы одина -ковы, ограничимся рассмотрением 1.-гоцикла,Цикл начинается с подачи сигналана вход 5. По этому сигналу содержимое регистров 2, 4 и 13 сдвигаетсяна один разряд влево, В освободившиеся младшие разряды регистров 2 и 4 записываются нули. В освободившийсямладший разряд регистра 13 записывается разряд искомой Функции, сформированный в предыдущем цикле. Одновременно триггер 9...

Номер патента: 1405053

Опубликовано: 23.06.1988

Авторы: Богославский, Крюков, Литвин, Хохлов, Циделко

МПК: G06F 7/552

Метки: квадратор

...блока памяти Я для хранения значенийопределяется выражениемЯ ГИ(ш+1) 3 2(3) Из анализа (3) следует, что количество шагов коррекции хордами необходимо выбирать на основании неравенства И=- - ;дХ, ДХ Е О, 2 - , .) (5) 1 1 Для определения значений д, на ин 1 2тервале- . - .) можно воспользо 22 дваться выражением (5), заменив дХ на 1ЛХ - дополнение 4 Х до ввиду симметрии функции(6) Из выражений (5) и (6) следует, что при определении ; необходимо выполнять операцию умножения части аргумента на коэффициент 2 , где- целое число. Это означает, что операция умножения может быть выполнена путем пространственного сдвига разрядов аргумента вправо или влево в зависимости от знака б.Таким образом, работа коммутаторов 5.1-5.п заключается в том, что в...

Номер патента: 1405054

Опубликовано: 23.06.1988

Авторы: Галкина, Фирстов

МПК: G06F 7/552

Метки: возведения, квадрат

...и разрядным входам с второго по шестой информационного кода устройства, а выходы являются выходами групп соответственно старших и средних разрядов результата устройства.2, Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок вычисления группы старших разрядов результата содержит элементы 2 И-ИЛИ-НЕ, И, ИЛИ, И-НЕ, причем входы с первого по пятый первого элемента 2 И-ИЛИ-НЕ соединены соответственно с вторьм, первым, третьим, четвертым и пятым 30 35 40 45 50 входом первого элемента И-НЕ, инверсный выход которого соединен с первыми входами первого и второго элементов И. 55 входами блока, прямой выход первого элемента 2 И-ИЛИ-НЕ соединен с первымвторого элемента 2 И-ИЛИ-НЕ, вторые входы которых подключены к прямому выходу первого...

Номер патента: 1405055

Опубликовано: 23.06.1988

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...точности 2 4 э) подключаются квходам коммутатора 5 без сдвига, на(2 К)-й разряд коммутатора 5 подается "0", оставшиеся младшие разрядырегистра 1 подключаются к входам коммутатора 5 со сдвигом на один разрядв сторону младших разрядов. В зависимости от состояния управляющихвходов АЗ коммутатор 5 пропускаетна вторые входы блока 6 или величи/х;, ,дб. - .,в,жимое регистра 1, или содержимое регистра 1 с уменьшенной вдвое младшей Выходы регистр астью 14 яств оединены с выход Алгоритм вычис имеет следующий в 1 разрядов Х (пр х через Х,: Очев Х К - . Выполним 1им старш обозначимто Х ерацию делени Х/Х, = 1,000 Ы,т.е. частное содержит за запятой н менее 10 нулей. Преобразуем величи 1,000 йФо рм ул Устройст изобрет ля извлечения и 1/8 цб= 2 . В...

Номер патента: 1405056

Опубликовано: 23.06.1988

Авторы: Боев, Запорожец, Мартыщенко, Смирнов, Филюстин

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...соединен с входом установки в "0" первого триггера, выход которого соединен с первым адресным входом блока памяти,третий выход дешифратора соединен спервым входом пятого элемента ИЛИ,выход которого подключен к входу "Пуск" блока умножения, четвертый выход дешифратора соединен с вторым входом третьего элемента ИЛИ, выход которого через первый элемент задержки соединен с первым входом записи блока умножения, пятый выход дешифратора соединен с первым входом второго элемента И, выход которого через второй элемент задержки соединен с первым входом шестого элемента ИЛИ, выход которого соединен с входом чтения блока памяти, шестой выход дешифратора соединен с вторым входом пятого элемента ИЛИ, третий вход которого соединен с пятым...

Номер патента: 1405057

Опубликовано: 23.06.1988

Авторы: Голубцов, Ковалев, Орлов, Пархоменко

МПК: G06F 9/50

Метки: многоканальное, приоритета

...поступившие более низкоприоритетные запросы и не обслуживать в это же время вновь поступившиезапросы более высокого приоритета.Поэтому в предлагаемом устройствеблокировка обработки вновь поступающих запросов более высокого приоритета сопровождается блокировкой черезэлемент И 9 (на его выходе в этомслучае формируется запрещающий нулевой логический уровень, который, поступая на вторые входы всех элементовИ-НЕ 3, запрещает обработку поступающих запросов как с более высоким,так и с более низким приоритетом,чем обслуживаемый в данный момент кан ал),Обслуживание выбранного запросапродолжается до появления ответногосигнала на соответствующем ответномвходе 1 устройства, По приходу ответного сигнала в обслуживаемый ка -нал триггеры 2 и 4 этого...

Номер патента: 1405058

Опубликовано: 23.06.1988

Авторы: Гроль, Карачун, Лупанова, Петлин, Романкевич

МПК: G06F 11/26

Метки: генератор, испытательных, кодов

...фиг.2, режим генерации осуществляется следующим Образом,Сигнал Пуск, поступающий на вход3 блока 1 управления с пульта оператора и соответствующий тактовому сигналу первой синхросерии сигналов свыхода 30 генератора 29 импульсов,устанавливает триггер 38 в единичноесостояние. Тем самым открывается элемент И 31 и разрешается прохождениесинхросигналов с выхода 30 генератора 29 импульсов на выход 11 элемента И 31. Одновременно единичный сиг -нал с выхода триггера 38, пройдя через элемент ИЛИ 39, открывает эле 05058 6мент И - 1 ГЕ 35 и разрешает прохождениескнхроскгналов с выхода 33 генератора 29 импульсов (на выходе 9 элемента И-НЕ 35 Формируется нулевой сигнал 5записи).Кроме того, единичное состояниетриггера 38 сопровождается...

Номер патента: 1405059

Опубликовано: 23.06.1988

Автор: Ваврук

МПК: G06F 11/26

Метки: блоков, цифровых

...процесс, например, в виде двух импульсов, то первый импульс с триггера 6 группы вторым импульсом переходного процесса перепишется в триггер 7 группы, Одно 40 временно .импульсы с выходов блока 3 уменьшают содержимое соответствующих счетчиков 10 на "-1". После прохождения первого тестового массива на выходах группы триггеров 6 записан 45 результат контроля выходов блока 3, а в счетчиках 10 - результат контроля по другой группе выходов. Далее генератор 2 тестов вырабатывает сигнал метки конца тестирования (для данного тестового набора), который записывает результаты тестирования в триггеры 13 и 14, При правильной работе блока 3, на выходах счетчиков 10 - нули, на выходе элемента ИЛИ 11 - 55 нуль (т.е. в триггер 13 записывается нулевой...

Номер патента: 1405060

Опубликовано: 23.06.1988

Авторы: Волощук, Жердев, Карпенко, Лебедь, Шипита

МПК: G06F 11/26

Метки: генератор, тестов

...11, второе слово - количество тестовых слов, которые будутсчитаны из блока 2 памяти тестов досмены направления включения выводовш (до следующей пары управляющихслов), Считывание из блока 2 памятитестов происходит непрерывно по синх"росигналам шины 16,В исходном состоянии счетчик 3адреса, счетчик 5 и триггер 14 сброшены сигналом сброса, поступающимна вход 18 сброса.По шине 17 в блок 2 памяти записан тест. При поступлении тактовыхимпульсов с входа 16 на счетныйвход счетчика 3 адреса (счетчикработает по заднему Фронту тактовыхимпульсов) и на вход элемента 1 задержки (элемент задержки Формируетсигнал выборки, задержанный относительно тактовых импульсов на времяТ) из блока 2 памяти тестов считы"ваются тестовые слова, При считывании...

Номер патента: 1405061

Опубликовано: 23.06.1988

Авторы: Богданова, Будовский, Бурковский

МПК: G06F 11/28

Метки: отладке, прерывания, программ, сигналов, формирования

...элемента И 11.После запуска программы при появлении на. входах 14 устройства кодаадреса в сопровождении строба адресана входе 15 производится его анализна принадлежность полю адресов ПЗУ,т.е. определяется, считывается ли вданный момент команда или операнд.Текущий адрес с входов 14 устройства поступает на первые входы схем2 и 3 сравнения, На выходе схемы 2сравнения присутствует положительныйпотенциал, если текущий адрес меньшеадреса верхней границы, установленногона регистре 1, а на выходе схемы Усравнения - если больше адреса нижней границы, зафиксированного в регистре 4. На выходе элемента 5 И будетположительный потенциал, если текущий адрес находится в зоне адресов,ограниченной регистрами 1 и 4, чтосоответствует считыванию...

Номер патента: 1405062

Опубликовано: 23.06.1988

Авторы: Акуленок, Батраков, Мурин, Назаров, Трунков

МПК: G06F 11/28

Метки: групп, команд, появления, частот

...элементаИ 12 блока 8 формируется сигнал, который поступает на второй вход элемента И 17 и третьи входы элементов формационного выхода блока 9 через соответствующую первую группу элементов И 15 переписывается в регистр 14ячейки блока 8, в которую дешифратором 11 блока 8 разрешена запись(в начале работы в первую ячейку).Этот же сигнал, пройдя через соответствующие элемент И 17 и элементИЛИ 18, заносит в счетчик 19 даннойячейки (первой) блока 8 единицу. Сигнал с выхода элемента И 12 блока 8поступает на вход первого, элемента5 задержки, Сигнал, формируемый на.выходе первого элемента 5 задержки,пройдя через элемент ИЛИ 2, увеличивает содержимое счетчика 1 адреса наединицу, Тем самым определяется смеж"ная ячейка блока 8 для записи...

Номер патента: 1405063

Опубликовано: 23.06.1988

Авторы: Асцатуров, Василевский, Карпейчик, Мазикин, Пронин, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...первым входом логических условий блока, единичный и нулевой выходы второго триггера являются выходами перезаписи блока,выход первого триггера соединен с вторым входом пятого элемента И, выход четвертого элемента И соединен с нуле вым входом тре тье го триггера, единичный вход которого соединен с выходом элемента ИЛИ,второй вход которого соединен с вторым входом второго элемента И и с выходом второго триггера, информационный вход которого соединен с выходом первого элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И,...

Номер патента: 1405064

Опубликовано: 23.06.1988

Авторы: Горбунов, Димитров, Ляхов, Разумов, Щенов

МПК: G06F 13/00

Метки: вычислительных, двух, машин, сопряжения

...перепаду частоты на выходах регистра 56 перепишутся входы, т.е. на первом выходе сдвигового регистра 56 появится низкийуровень, который, в свою очередь, поступает на единичный вход первоготриггера регистра 53, который вырабатывает сигнал синхронизации выдачиадреса, хранящегося в счетчике 20,в магистраль 43.По следующему перепаду частотыноль на первом выходе сдвинется навторой выход, который поступает наединичный вход второго триггера регистра 53, при этом сформируется сигнал синхронизации обмена СС. Следующие перепад сдвинет ноль с второговыхода на третий, который поступаетна единичный вход третьего триггерарегистра 53 и на нулевой вход первого триггера,Таким образом снимают сигнал синхронизации выдачи адреса и вырабатывают сигнал...

Номер патента: 1405065

Опубликовано: 23.06.1988

Авторы: Абрамович, Байбус, Кривовяз, Ткаченко

МПК: G06F 13/00

Метки: двух, магистралей, сопряжения

...на шинах 26 и 27, так как на этих шинах и так присутствуют сигналы нулевого уровня, После снятия вначале сигнала, например, на входе 27 (что может произойти в любой момент времени), т.е. переключении его в единичное состояние, иа выходе приемника 20 появляется сигнал нулевого уровня. По ближайшему Фронту сигнала на синхронизирующем входе 23 триггер 1 устанавливается в единичное состояние, триггер 6 остается в нулевом, Единичное состояние триггера 1 открывает. передатчик 14 и заставляет его выставлять на шину 27 сигнал нулевого уровня. Это уже сигнал, передаваемый устройством с шины 26 на шину 27. После снятия сигнала на шине 26 появляется нулевой сигнал на выходе приемника 17, триггер 1 сбрасывается в нулевое состояние, закрывает...

Номер патента: 1405066

Опубликовано: 23.06.1988

Авторы: Гусев, Лапин, Утенков

МПК: G06F 13/00

Метки: датчиков, сопряжения, эвм

...ИЛИ10 - сигналы "0",. триггеры 11 и 12находятся в нулевом (исходном) сос тоянии. При изменении состояния х-годатчика появляется сигнал "0" нах-м выходе блока 3 сравнения и сигнал1 на х-м входе элемента ИЛИ 10,и вв50Сигнал с выхода элемента ИЛИ 10 устанавливает триггер 11 в единичноесостояние, и сигнал "1 с выхода это"го триггера поступает на выход устройства в ЭВМ, сигнализируя о нали 55чии информации, подлежащей вводу.При. готовности к записи информацииЭВМ.на вход 17 выдает сигнал, который устанавливает триггер 12 в состояние "1". Сигнал с триггер 12, пройдя элемент И 13, поступает на генератор 4 и запускает его. Генератор 4 начинает формирование тактовых импульсов на вход первого элемента И 7 группы.Так как на первых входах всех...

Номер патента: 1405067

Опубликовано: 23.06.1988

Авторы: Карпейчик, Лопато, Пронин, Рымарчук, Смирнов

МПК: G06F 13/10

Метки: канал, комбинированный

...слово канала содержит код операции, который указывает действия между каналом ипериферийным устройством (абонентом),начальный адрес данных, который определяет начальный адрес оперативнойпамяти, куда будет записываться пер,вый байт данных для передачи его абоненту, признаки режима работы канала, например, байт-мультиплексньй, блок-мультиплексный или селекторный режимы,и другие идентификаторы, необходимые для нормальной работы канала с абонентом. Так как оборудование канала может разделяться во времени выполнением нескольких операций ввода/вывода,то управляющая информация об операциях ввода/вывода хранится в области управляющей памяти процессора, в котонескольких управляющих слов устройств. При этом обновление информации в пассивном...

Номер патента: 1405068

Опубликовано: 23.06.1988

Авторы: Варго, Дворников, Лазарчук, Ткаченко

МПК: G06F 15/17

Метки: информации, передачи, приема, эвм

...периодическиорганизует в канале цикл обращения"Ввод" к регистру внешнего устройства с фиксированным адресом. При этомна входы 28 и 36 дешифратора 25 поступают сигналы АЭ 01 Н - АЭ 11 Н и ВУН(соответствующие фиксированному адресу) от приемников приемопередатчиков 1 и от приемников 3 соответственно. Логической "1" каждого сигналасоответствует высокий уровень. Дешифратор 25 формирует на выходе 32 активный уровень сигнала, После этого процессор формирует в канале сигналМОБМ, который передается через приемник 3 на вход 29 дешифратора 25 высоким уровнем (ОБМН), По приходу сигнала ОБМН дешифратор 25 фиксирует. на выходе 32 активный уровень сигна ла на весь канальный цикл обращения "Ввод", после этого процессор формирует в канале сигнал...

Номер патента: 1405070

Опубликовано: 23.06.1988

Авторы: Васильев, Кузьмук, Лисицин, Шумов

МПК: G06F 15/173

Метки: графов, моделирования, петри

...нового значения вектора текущей разметки с выхода блока 4 через муль 1 памяти текущейимпульса Ф всериводятся в состояВ результате поазы первого циклав реверсивном счет 0" - нет свободв блоке 1 - новоеекущей разметки0 0)Рдля случая, когдасенное число свободи. Если. число два,сигналов разрешемер, переходов 1четчик 7 устанавливыходе элемента"1", которая заифратора 24, В рете ИЛИ-НЕ 25.3 разпуска перехода 1 змитация изъятия места перехода 1 Зблоке 1 по спадуя содержимое вектки ш=(0,0,1,0,запуска моделимируется.о в условиях задачи введены следующие продолжительности срабатывания переходов Д 1 - 10, д 1 - 25, д 1- 20 моментов модельного времени, Тогда в течение девяти циклов работы устройства какихлибо изменений не происходит за...

Номер патента: 1405073

Опубликовано: 23.06.1988

Авторы: Головатый, Деркач, Мержвинский, Панчук, Старикова

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, системы, уравнений

...е. М 1 - числокоэффициентов а; , М 2 - число разря-дов в регистрах 7, МЗ - число блоков8 памяти суммы коэффициентов, Р 15 -число итерационных циклов, заданноезагружаемыми в регистр 13 данными,На архитектурном уровне содержание операций состоит в следующем."Ввод начального приближения",Операция заключается в записи в регистры 7 данных, додаваемых на входыустройства В 1.1-В 1.ш.1 Ввод признака окончания вычислений. Операция состоит во вводе данных с входов В 1,1-В 1 л в блок 4 управления (количество итераций вычислений)."Запись коэффициентов", Осуществляется после операций Еброс" и торые суммируют числа, поступающиес выходов блоков 8 памяти сумм коэффициентов и определяемые кодом, находящимся в соответствующих регистрах 7.1405 35 Далее...

Номер патента: 1405074

Опубликовано: 23.06.1988

Авторы: Грездов, Дубовой, Саурин, Черняк

МПК: G06F 17/17

Метки: интерполятор

...ПЗУ появляется код 0101. После этого приходу каждого переднего Фронта тактового импульса соответствует новый такт работы,В первом такте работы в регистр 12 записан код 0101, а на выходе ПЗУ появляется код 0010. Сигнал с четвертого выхода регистра 12 и задержанный тактовый импульс с элемента 15 задержки Формируют на выходе элемента И-НЕ 14 отрицательный импульс, по которому в счетчик 1 и регистр 2 заносится инФормация с входа интерполятора и устанавливается в нуль ре"и гистр 9. Код старших разрядов переменной со счетчика 1 определяет адрес первого узла интерполяции. На выходе блока 6 памяти появляется значение Функции Е(Х;, ).Прямой код с регистра 2 через коммутатор 4 поступает на вход блока 5, на выход которого выдается значение...

Номер патента: 1405075

Опубликовано: 23.06.1988

Авторы: Афанасьев, Зеленцов

МПК: G06F 11/07

Метки: анализатор, отказов, параметрических

...триггера 16 поступает сигнал с прямого выхода триггера 15. Этот импульсный сигнал управляет возвращением триггера 161405075 5в нулевое состояние. Возвращениепроисходит по срезу импульса с выхода триггера 15 (Фиг.2 з,м), т.е.в момент Фиксирования "длинной"паузы сгнала с выхода блока 1, свидетельствующей о возвращении контролируемого объекта к нормальному Функционированию. Таким образом, на прямом выходе триггера 16 присутствуетпоследовательность импульсов, передние фронты которых свидетельствуют офактах наступления отказов, срезы -о Фактах окончания отказов. Передниефронты этих импульсов фиксируются всчетчике 17. Содержимое счетчика 17равно числу отказов за анализируемыйпериод времени,Случайные "короткие", меньшевозвращения параметра в...

Номер патента: 1406585

Опубликовано: 30.06.1988

Авторы: Гриб, Дудкин, Ткаченко

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...О. НеплоховРедактор А. Маковская Техред М.Ходанич Корректор О, Кравцова Заказ 3194/44 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к автоматикеи вычислительной технике и можетбыть использовано для анализа р кодов Фибоначчи и пакетных кодов.5Целью изобретения является расширение области применения путем генерации значений мощности пакетногокода.На чертеже представлена функциональная схема генератора.Генератор содержит регистры 11, элемент ИЛИ 2, сумматоры3 и 4, блок 5 синхронизации.Генератор работает следующим образом.В исходном состоянии регистры...

Номер патента: 1406586

Опубликовано: 30.06.1988

Авторы: Дисман, Иванов

МПК: G06F 1/02

Метки: l-ичных, генератор, последовательностей

...на "0" или на "1", поэтому на фиг.З10не показаны. Узел 8 осуществляет деление на "1", поэтому также не показан. Регистры 9;, 1=1,И, разрядностькоторых в общем случае равна 31 о 8 Ь 1,вырождаются в триггеры, так как1531 о 8 23=1, В рассматриваемом устройстве за один такт выполняются преоб. разования, которые в обычном устройстве для деления многочленов, соответствующем уравнениям:Ч(+1)=с 1(с) э Ч,И) ЕЧе.);Ч,И+1) =Ч, И);с 1, И+1) =Ч,(с),выполняются за К=З такта, Уравнения,блока ускоренного деления многочленов, показанного на рис.З, имеют следующий вид:Ч, И+1) =с 1, И) йс 1 И)Ф,И)+Ч,(е)ЮЧ, И);Чзэс+1)=с 1 ЭЧ И) + Чз И) 3Ч,И+1) =с 1, И) о Ч И) 0 Ч И)Рассмотрим работу генератора напримере случаев, рассмотренных нафиг.2 а и 3. Каждый счетчик...