G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1550513

Опубликовано: 15.03.1990

Авторы: Давыденко, Евдокимов, Литвиненко, Мохор, Рогозин, Труш

МПК: G06F 7/556

Метки: вычисления, функции

...икоммутатогруппы умножителей 4, сопо и-К(с = 12,е.,ителей,рехвходовой коммутатор сэлемент 5 И.стройство работает следум ля функции у = е" справующее соотношение:+ 1/5 у(4)х(1)25На выходах коммутаторов первойгруппы формируются величиныт30де п = 1,2 п на выходахервых сумматоров всех групп формиру-.тся величины у(ш).35Формула изобретенияУстройство для вычисления функции= е , содержащее первую группу из П(где и - число разрядов аргумен 1 а),сумматоров, вторую группу из одного сумматора, о т л и ч а ю щ ее с я тем, что, с целью повьппения Фочности, в него введены пгруппа йоммутаторов, пгруппы умножителей, 45 игруппы сумматоров, сумматор результата, а во вторую группу сумматоров введены псумматора, причемвыход значения функции устройства...

Номер патента: 1550514

Опубликовано: 15.03.1990

Авторы: Бонч-Бруевич, Разбаш

МПК: G06F 7/64

Метки: волновой, интегратор, цифровой

...прВдыдущем такте. Этот отсчет поступабт также на второй вход сумматора 6. Результат сложения в сумматоре 3умножается на коэффициент умножителя 2 и поступает на первый . вход сумматора 9,Результат суммирования умножается на коэффициент умножи" тепя 1 О и поступает на второй вход сумматора 11. Окончательный результат подается на выходные клеммы, Арифметические опера. ции в сумматорах 9 и 11 можно рас 55 сматривать соответственно, как пер- вуЮ и вторую ступени компенсации фазовых искажений, Коэффициент умножи" теля 10 определяет уровень компенсирующего сигнайа,На фиг,2 представлены графики фазовых характеристик устройства-прототипа (кривая 1) и волнового интегратора (кривая 2), По оси абсцисс отложено отношение частоты входного сигнала к...

Номер патента: 1550515

Опубликовано: 15.03.1990

Авторы: Гороховик, Сохина

МПК: G06F 9/22

Метки: контроллера, программируемого, процессор

...микрокоманде код адреса обрабатываемого бита, поступающий из регисра 10 кода обрабатываемого бита идбшифратора 12 маски обрабатываемогобита, читается из магистрали 16 вАФБ 13, где и формируется управляющеевоздействие на выход.По микрокоманде формата Р 11 осущЕствляется установка йлагов в блокВ 6 хранения флагов, который состоитив группы Э-триггеров 49-54 и входной логики на элементах И 43-48.В зависимости от значения разрядов 45магистрали микрокоманд 15 (ММКООМИК 11) устанавливается или сбрасывается тот или иной флаг. Состояниефлагов анализируется блоком 7 анализа обрабатываемого бита и условий.Макрокоманды йорматов РО и Р 17 являются резервными,На фиг. 2 приведена система микрокоманд процессора программируемогоконтроллера.55Алгоритм...

Номер патента: 1550516

Опубликовано: 15.03.1990

Авторы: Баумгарт, Зибинь, Трайнин

МПК: G06F 13/36, G06F 9/50

Метки: передачи, порядка, сообщений

...по фиг. 2 в получается Та ) Тс ) Т, тем самымкаждая станция определила свое место в очереди . Первая - станция А (таккак Тд ) Т, Тс), вторая - С (так какТц) Тъ Т), а третья - В (так как Т, Тс ) Т). Очередь можно устаановить и в возрастаюшем порядке, т.е. Т р ( Т ( Т для этого же примера, Это всего лишь изменяет порядок станций в очереди, что не имеет никакого значения, Главное, чтобы был какой-тс один общий для всех станций порядок,После определения своего места в очереди станция, получившая первое место, переходит в состояние АС, а все остальные (не первые) станции , переходят в состояние А 1 (переход 6). В АО станция продолжает формировать интервал Тпо, а в А 1 - интервал Тп. По истечении Тпо данная станция из АО переходит в...

Номер патента: 1550517

Опубликовано: 15.03.1990

Автор: Невский

МПК: G06F 9/50

Метки: запросов, обслуживания

...выходе элемента И 7 сигнал "Считывания", При этом с выходов счетчика 10 адрес ячейки, по которому будет считываться вектор прерываний,поступает в блок 8 памяти, На выходахблока 8, то есть на выходах 25 устройства, появляется вектор прерываний, по которому будет осуществляться 15очередное прерывание. Задним фронтомимпульса Считывание осушествляетсясуммирование в счетчике 1 О. Указанный режим является нормальным режимомфункционирования устройства, 20Если после очередного сигнала считывания числа, записанные в счетчик9 и счетчик 10 адреса совпадают (изблока памяти считан последний векторпрерываний), то на выходе схемы 11 25сравнения появляется сигнал равенства, Этот сигнал поступает на первыйвход элемента ИЛИ 41 блока заданиярежимов и...

Номер патента: 1550518

Опубликовано: 15.03.1990

Авторы: Бабенко, Карпов, Макаревич, Омаров, Осьмаков

МПК: G06F 9/50

Метки: запросов, обслуживания

...14 устройства. При этом по тактовому сигналу триггер 6 переходит в нулевое состояние, а на выходе регистра 284 безадресного запоминающего блока 4 устанавливается код номера следующего по приоритету абонента. Одновременно стробируюшим импульсом с выхода 22 через элемент И 35 осуществляется запись в регистр 32 содержимого счетчика 36, код с выхода регистра 32, поступая на управляющие входы мультиплексора 29, осуществляет подключение к выходу 25 управляемого безадресного запоминающего устройства выход ячейки памяти, в которой находится номер абонента с наивысшим приоритетом.После удовлетворения запроса соответствующий разряд регистра 1 обнуляется сигналом на соответствующем входе 12,Дпя того, чтобы продолжить опрос необходимо подать сигнал...

Номер патента: 1550519

Опубликовано: 15.03.1990

Авторы: Кобляков, Труфанов

МПК: G06F 11/22

Метки: микросхем, ориентации

...очльса, на трет го. С прихотактового импузла 1 появ ется сигнал,устроисте на выко ока соот- опорноредногоем выходе зрешающий Изобретение относится к вычислиельной технике и может быть испольЭовано в узлах контроля интегральных микросхем.Цель изобретения - расширение функциональных возможностей устройства эа счет увеличения числа типов контролируемых микросхем.На чертеже изображено предлагаемое устройство,Устройство содержит узел 1 синхронизации, генератор 2 тактовых импульсов, триггер 3, элемент И 4, компара"ор 5, источник 6 стабильного тока, 5 зел 7 ключей, Формирователь 8 имульса запуска, вход 9 запуска, шину 0 потенциала опорного напряжения, ервый и второй выходы 11, 12 устройства для подключения к выводам пита ния контролируемой...

Номер патента: 1550520

Опубликовано: 15.03.1990

Авторы: Корнева, Спиваковский

МПК: G06F 13/00

Метки: двух, микроэвм, общей, памятью, сопряжения

...ДЗП 1,ДЧТ 1, ВКО, ВК - 1. Сигнал с первоговыхода мультиплексора 17 являетсясигналом ЗП/ЧТ общей памяти 2 и сигналом переключения направления передачи информации (С 2) от обшей шины 5к паьити 2. Сигнал с второго выходамультиплексора 17 является сигналомпереключения направления передачи информации (С 1) от памяти 2 к общей шине в сигналы с первого и второго выходов мультиплексора 17 собираются наэлементе ИЛИ 24 и стробируются наэлементе И 13 сигналами "Выполнено" 30с узлов 3 и 4, собранных на элементеИЛИ 27. Выходной сигнал элементаИЛИ 13 стробирует проинвертированныена элементах НЕ 15 и 29 и прошедшиечерез мультиплексор 17 сигналы ВКО35и ВК 1-1 на элементах И 11 и 12, формируя сигналы обращения к младшему(ВО) И/ИЛИ старшему (1) байтам...

Номер патента: 1550521

Опубликовано: 15.03.1990

Авторы: Алилуйко, Горячев, Илюшкин, Кузьмин, Михайлов, Онопко, Разумов

МПК: G06F 13/00

Метки: ввода, датчиков, двухпозиционных, информации, многоканальное

...регистра блока 11регистров, Тем самым обеспечиваетсяЧапись в блок 11 регистров нового ус."ановившегося значения состояния датЧиков с первого разряда второго регистра 18 блока 8 памяти.На дифференцирующем элементе 19йо переходу 0-1 сигнала признакаравнения Р Формируется короткий импульс положительной полярности. Этот4 игнал через формирователь 20 узла14 Формирователей поступает на входйервого элемента ИЛИ 1 5, выход которого устанавливает триггер 1 6 в едийичное состояние. В результате на выходе второго элемента ИЛЯ 5 (выход3 устройства) появляется сигнал "Готовность". Триггер 16 устанавливаетСя в исходное состояние (нулевое) сигналом управления с блока 1 синхронизации по команде с устройства обработки,11 ри опросе канала...

Номер патента: 1550522

Опубликовано: 15.03.1990

Авторы: Блинов, Волков, Макаров, Серкин

МПК: G06F 13/14

Метки: информацией, кольцевая, обмена

...не сбрасьгвается; записьпервого бита нового байта пакета производится в следуюшую адресную ячейку,Запись данных в память продолжается с нарашиванием адреса до тех пор,пока не будет сформирован пакет нужной. длины. Окончание формирования пакета отслеживается программой. Режим передачи.При возникновении необходимости выдачи информации в канал связи на выходе дешифратора 8 появляется сигнал РП, который сбрасывает счетчик 36 буфера перецачи, устанавливает триггер 34 в режим "Передача", снимая запрос на прерывание ЗПФ 3 и разрешая обращение к памяти 39, и вырабатывает сигнал РП (разрешение передачи).После получения сигнала РП буфер 4 функционирует независимо от программы (микропроцессора). Автономность работы буфера передачи, т.е....

Номер патента: 1550523

Опубликовано: 15.03.1990

Авторы: Лесневский, Ремезов

МПК: G06F 13/14

Метки: двух, магистралей, сопряжения

...и второй элементы И, коммутатор магистрали, причем в кажУ дом блоке связи первая группа информационных входов-выходов коммутатора магистрали является группой входов- выходов устройства для подключения к адресно-информационным шинам соответствующей магистрали и подключена к группе информационных входов регистра адреса, информационные выходы которого соединены с первыми входами 15 элементов И группы и с входами дешифратора зоны, выход которого соединен с информационным входом триггера, прямой выход которого соединен с вторыми входами элементов И группы, с 20 первыми входами первого и второго элементов И, со стробирующим входом коммутатора магистрали, первый вход управления коммутатора магистрали является входом устройства для под...

Номер патента: 1550524

Опубликовано: 15.03.1990

Авторы: Кузьменко, Матвеев, Сайфуллина, Ярмухаметов

МПК: G06F 13/24

Метки: внешним, процессора, сопряжения, устройством

...поступают в узел 18 управления, где вырабатывается сигнал управ 1550524ления записью в адресованный элемент памяти.Процессор может обращаться по чте- нию в регистр 14 признаков, шифратор 22, регистр 24 байта текущего состояния и регистр 25 входной информации, при этом В устройство по адресной шине 4 процессора и шине 3 "Чтение" процессора поступают адрес элемента10 памяти и сигнал управления чтением. Адрес элемента памяти и сигнал управления чтением поступают в узел 18 управления, где вырабатывается сигнал управлния чтением адресованного элемента памяти. 11 од управлением этого сигнала производится чтение значения адресованного элемента памяти на входную информационную шину 5 процессора.Внешнее устройство может обращать 20 ся по записи в...

Номер патента: 1550525

Опубликовано: 15.03.1990

Авторы: Гриневич, Ефимов, Иванов, Исаев, Никитин, Николайчук

МПК: G06F 13/32

Метки: канала, связи, сопряжения, эвм

...1(роме того на выходе 22 блока 13 появляется сигнал, свидетельствующий о том, что блок 1 0 памяти заполнен. По этому сигналу приемник информации может приступить к считыванию информации блока 10 памяти. При этом приемник информации устанавливает .адрес ячейки блока памяти иэ которого необходимо считать информацию, а информацию считывает с выхода коммутатора 7. По окончании считывания информации приемник информации должен подать импульс на вход 20 блока 13, Этот импульс поступает на вторые входы элемента ИЛИ 29 и 30, с выходов этих элементов импульсы поступают на единичные входы триггеров 34 и 35 при этом на их единичных выходах устанавливается высокий уровень, который поступает на входы элементов И 33 и 32, на нулевом выходе...

Номер патента: 1550526

Опубликовано: 15.03.1990

Авторы: Беда, Кишиневский, Маштак, Шостак, Щенов

МПК: G06F 11/30

Метки: абонентов, взаимного, перезапуска

...установки их в нулевое состояние с выходов 1-х разрядов КВВ процессоров,В случае остановки вычислительногопроцесса в одном из процессоров 1, 2первый же импульс с делителей 7 или8 устанавливает триггер 11 или 13 вединичное состояние, вторым импульсомустанавливается в единичное состояниетриггер 12 или 14. Сигнал с выходатриггера 12 или 14 через элементыИПИ 15 или 16 поступает на вход "Пуск"остановившегося процессора 1 или 2,производя его перезапуск. Перезапущенный процессор по сигналу "Пуск"формирует сигнал УСТ, по которому через элементы ИЛИ 9 или 1 О производится установка в нулевое состояние триггеров 11, 12 или 13 и 14,Максимальное время остановки процессоров при такой схеме контроля ивыбранном периоде следования импульсов...

Номер патента: 1550527

Опубликовано: 15.03.1990

Автор: Малеваный

МПК: G06F 17/00

Метки: оптимизации, решений

...К-м вариантом,Наилучшим является вариант, длякоторого величина Ц - наименьшая.Блок 1 предназначен для транспонирования матрицы, т,е, для выполненияпреобразований следующего вида Ък =а(здесь Ъ- элемент новой матрицы, находящийся в М-й строке и К-мстолбце; а- элемент исходной матрицы, находящийся в К-й строке и М-мстолбце).Первый и второй блоки 2 и 3 вычитания матриц предназначены для поэлементного вычитания двух исходных мат риц, то есть для выполнения преобразований следующего вида С= а -20Блок 5 предназначен для выбора минимальной величины с среди записанных в блок 4 регистрации,На входы задания оценок устройства подается матрица, содержащая информацию, полученную от экспертов приоценке вариантов управления, а навходы задания единичной...

Номер патента: 1550528

Опубликовано: 15.03.1990

Авторы: Молчанов, Мотылев, Романов, Славин

МПК: G06F 17/00

Метки: оценки, ситуаций, экспертной, экстремальных

...выполняет функцию отображенияслова, сформированного на адресномвходе блока памяти (М или 6), на адрес А, по которому на ВЗУ располагается информационное слово К, представляющее собой код кадра, соответствующего принятой оценке или неудачной оценке. Импульс с выхода элемента 37 ИЛИ задерживается на элементе45 задержки на время, равное временисчитывания адреса из блока 2 памяти,и используется в качестве сигнала препрерывания вычислительного комплекса, с помощью которого организуютсяпроцессы считывания адреса с адресного выхода 64 устройства и считываниякадра из ВЗУ но адресу А,Работа устройства возобновляетсяс приходом на вход 59 импульса Б(Фига 5, пОзе ЧЕ) Готовности кодакадра " оценки К , причем слово Куже сформировано на...

Номер патента: 1550531

Опубликовано: 15.03.1990

Авторы: Козлов, Сливин, Трембач, Трубчанинов

МПК: G06F 17/10

Метки: выполнения, конечных, операций, полиномами, полях

...входу 12 устройства на вход третьего разряда первого регистра сдвига 1, Одновременно с этим, по входу14 разрешения записи устройства навход разрешения записи первого регистра 1 сдвига поступает сигнал, разрешающий запись первого операнда,.Для выполнения операции сложенияаналогично осуществляется запись второго полинома и в первом регистресдвига 1 будет получен результат сложения двух полиномов.При выполнении операции умножениявторой полином записывается в разряды второго 2 регистра сдвига, для чего по входу 14 разрешения записи устройства на вход разрешения записивторого регистра 2 сдвига подаетсясигнал, разрешающий запись, а на входе третьего разряда второго регистра2 сдвига подается второй полином. Затем по входу запуска 15...

Номер патента: 1550532

Опубликовано: 15.03.1990

Авторы: Звягин, Козлов, Спиченков, Тараненко, Чаплыга

МПК: G06F 17/15

Метки: коррелометр

...РеэУльтать 1 ХУг,Х 7 э и Х У. поступают на коммунтаторы 7, 7 г и 7 з соответственно,Каждый из коммутаторов 7-7 э переключается на свой заданный выход,результат ХУ суммируется в накапливающем сумматоре 9, результатХ У - в накапливающем сумматоре 9г., э га результат Х Уг - в накапливающемсумматоре 9 , На первом и второмйшагах прЬизведено накопление в накапливающих сумматорах 9 , 9, 9,9-, 9, 9, 9 и и 9 г,Далее при совпадении значенийсодержимого регистра Зэ со значением содержимого счетчика 14 в элементе 12 сравнения поступает импульсна элемент ИЛИ 13 и на управляющиевходы регисгра 2 и ключа 11, Результат Х,У суммируется в накапливающем сумматоре 9,результатХ 7 э - в накапливающем сумматоре9, а результат ХУ - в накапливающем сумматоре 9,г...

Номер патента: 1550533

Опубликовано: 15.03.1990

Авторы: Бабич, Закалюк, Саидов, Сендеркин

МПК: G06F 17/18

Метки: вероятностей, закона, распределения

...К изменяютсявзаимосвязанно, При появлении на (и++1)-ом разрядном выходе реверсивногосчетчика 2 импульса переполнения в тетечение времени суммирования (когдана шине сложения счетчика 2 имеется"1") на выходе третьего элемента И 6появляется "1", которая поступает напервый управляющий вход (+) первогоделителя 10 частоты и на второй управляющий вход (-) второго делителя 11(4) Где Т И = Ко/Ег - период следованиясчетных импульсов;2 Т - время переполненияИреверсивного счетчика 2,40 При этом алгебраич еск ая сумма к о 45личества импульсов М, поступающих насчетчик 2 в режимах сложения и вычитания, колеблется в диапазоне 0И ( 2 или помещается в п разрядах,При этом на выходе (и+1) -го разрядасчетчика 2 импульсы переполнения непоявляются и,...

Номер патента: 1550534

Опубликовано: 15.03.1990

Автор: Матвеев

МПК: G06F 15/173, G06F 7/58

Метки: матриц, псевдообращения

...на информационный вход устройства подается последовательность элементов перВой строки исходной матрицы, которая записывается в регистр 2 сдвига. Когца вся строка запишется в регистр 2 сдвига, на первый, второй и третий Ннформационные входы арифметического блока 3 поступают соответственно второй, ш-й и и-й элементы первой строки исходной матрицы, т.е, а , а и ьа , По импульсу с второго выхода блоКа 1 синхронизации в арифметическом блоке 3 в соответствии с выражением (2) вычисляется коэффициент К, который с выхода арифметического блока 3 Подается на вторые входы умножителей 4, на первые входы которых поступают элементы первой строки исходной матрицы. При этом с выходов умножителей ,На выходы устройства поступает произ 9 едение...

Номер патента: 1550535

Опубликовано: 15.03.1990

Авторы: Волевач, Павленко, Рева

МПК: G06F 17/18

Метки: помехами, процессов, случайных

...20 передаются суммы абсолютных значений каждой из исходных выборок(1 = сопз для каждого суммированияУстройство для контроля случайньпо ),процессов с помехами, содержащее поЗначения 5 поступают под управле 3 1 следовательно соединенные первый блонием сигналов С и ГВ 1 на вход блокаа , д памяти, первый блок суммированчя и г20 по шине 21 с выхода блока 22 ипервый блок деления, а также блок умхранятся в блоке 20, оставаясь по- ножения, второй блок суммирования,стоянными в течение всего времени второй блок деления и счетчик, о тмногократного накапливания (эти знал и ч а ю щ е е с я тем,что, с целью ловыччения характеризуют энергию каждои из 15 шения достоверности результатов контрисходных выборок Х Я, эта энергия ля, оно содержит второй и...

Номер патента: 1550561

Опубликовано: 15.03.1990

Автор: Николаев

МПК: G06F 17/40, G08C 19/28

Метки: данных, регистрации, сбора

...разрядов на входе устройства и выходе регистра 2 станут одинаковыми, на выходах элемента 5 будут менять место уровни "О", и сигнал на выходе элемента ИЛИ 7 также примет значение "О". Предположим, что информационное слово на входе устройства изменилось. Если при этом в анализируемых разрядах не произошло изменение уровня, на управляющем входе блока 1 памяти будет иметь место сигнал уровня "О", запрещающий запись в блок 1. В результате в блок 1 памяти последовательно записываются информационные посылки в момент изменения значения какого-либо из анализируемых разрядов входного информационного слова, при этом часть разрядов несет информацию о времени записи, а остальные разряды содержат входное информационное слово. Блок 1 памяти...

Номер патента: 1552136

Опубликовано: 23.03.1990

Авторы: Балахнин, Витковский

МПК: G06F 11/25

Метки: компаратор, цифровой

...одиннадцатом и десятом соответственно ад 1 5521поступающему с выход Переноссчетчика 8 на Я-вход второго Р-триггера.Вход 14 "Пуск" предназначен длязапуска одного цикла устройства присфо рмиров анной с игна туре на информационном входе 16,По входу 15 устройство приводитсяв первоначальное рабочее состояние,Информационный вход 16 предназначен для подачи шестнадцатиразрядногопараллельного кода реальной сигнатуры из сигнатурного анализатора наблок 3 сравнения,Принцип работы устройства состоитв сравнении эталонных сигнатур, записанных в блоке 1 памяти,с реальными сигнатурами, снимаемыми с помощьющупа сигнатурного анализатора и подаваемыми на информационный вход 16. 20В зависимости от результата сравнения на индикаторе табло блока 5 индикации...

Номер патента: 1552164

Опубликовано: 23.03.1990

Авторы: Казачинский, Прокофьев

МПК: G06F 1/04

Метки: задач, решения, теплопередачи

...цастоты в код и с группой входов блока оперативной памяти, группа выходов которого подключена к группе информационных входов п выходных регистров, входы записи которых соединены с соответствующими выходами и компараторов, выход генератора тактовых импульсов соединен с первым входом элемента И блока формирования результата решения, выход которого подключен к входу преобразователя частоты в код, вход записи блока памяти соединен с вторым входом элемента И блока Формирования результата решения. Блок 1 Формирования результата решения содержит элемент И 15, блок16 памяти, преобразователь 17 частотыв код, блок 18 оперативной памяти,генератор 19 тактовых импульсов ип компараторов 20 и выходных регистров 21,Блок 6 содержит генератор 22...

Номер патента: 1552165

Опубликовано: 23.03.1990

Автор: Макаров

МПК: G06F 1/04

Метки: вычислительной, синхронизации, системы

...3.в моментдействия тактового сигнала установится код Ь ,0 (старший К-й раз"ряд кода нулевой), если Г ( Г тоЕ; ( 0 (старший К-й разрлд кода единичный)Код Ь, преобразуется в управляю"щий код А; согласно следующему алгоритму,В -м цикле в регистр 9 записывается код Ь;, который равен числунедостающих либо лишних импульсов,поступивших в счетчик 3 в -м цикле(между (1. - 1)-м и х-м тактовымисигналами 1.Код Ь; в инверсном виде поступает на сумматор 6, где вычитаетсяот кода В; хранящегося в регистре8, а разность вновь записывается врегистр 8, т,е, выполняется В, = В, (2) Код В, с выхода сумматора 6 поступает на вход сумматора 5 на второй вход которого подается инверсный код Л На выходе сумматора Формируется код Ь А, согласно выражению А; =В;...

Номер патента: 1552166

Опубликовано: 23.03.1990

Авторы: Березин, Кисурин, Офенгенден

МПК: G06F 3/00

Метки: аналого-цифровых, вычислительной, машиной, преобразователей, сопряжения, цифровой

...причем более г 1 одробно первые микрооперации, так ак последующие являются их модифицированным повторением, Первой микро- командой опрашивается промежуточный20 регистр 1 сигналом Чт 1, и его содержимое подается на первыи вход сумматора 3, Содержимое пяти младших разрядов ячейки памяти 8 микрокоманд 25 Р 1 - Р 5 через второй шинный Формирователь 12 передается сигналом ЧтР На второй вход сумматора (смещение на 10). Сумма через первый шинный Формирователь 11 (сигналом ПСП) передается на вторые входы-выходы памят 1 ей 1 и 6. Отрицательным полупериодом первого тактового импульса от генератора 10 (Фиг, 6) в памяти 8 Формируется вторая микрокоманда, от" Личающаяся наличием сигнала СА, Этим 35 с 1 игналом, сформированным...

Номер патента: 1552167

Опубликовано: 23.03.1990

Авторы: Бирюкович, Кафидов, Тараров

МПК: G06F 3/02

Метки: ввода, информации

...уровня "1" с выхода элемента НЕ 17 поступает через элементИ 18 на выход 23 формирователя и далее через элемент ИЛИ 7 на выходустройства и синхровход регистра 2,что вызывает запись кода состоянияклавиатуры с контрольным разрядомпо четности на этот код в регистр.По заднему фронту тактового сигналатриггер 16 Формирователя 3 устанавливается в состояние "1", блокируяпри этом выход Формирователя по входу элемента И 18, В то же время триггер 1 б формирователя б устанавливается в исходное состояние. Периодследования тактовых сигналов Т,е сгенератора 1 выбирается из соотноше- ния гек рчто исклюцает неоднозначность работыустройства, 5 1Таким образом, все изменения состояния кнопок с арретирами (включения, отклющения) вызывают ввод ин"...

Номер патента: 1552168

Опубликовано: 23.03.1990

Авторы: Аляев, Екимов, Овчинников, Рачинский, Синегубов

МПК: G06F 7/00

Метки: многофункциональный, модуль

...второй входы модуля соедине 40 нЫ с одноименными входами первого элемента ИЛИ и первого элемента И, вшход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, вторые входы которых45 соединень 1 с третьим входом модуля, 1четвертый и пятый входы которогосоединены с первым и вторым входамитретьего элемента ИЛИ и третьего50Элемента И, выход которого соединенс первым входом четвертого элементаИЛИ, второй и третий входы которогосоединены с шестым и седьмым входами модуля, восьмой и девятый входы55которого соединены с первыми входамичетвертого и пятого элементов И,Вторые входы которых соединены соотВетственно,с выходами второго и 168 4тре т ье го элементов ИЛИ, выходы четвертого и пятого элементов И соединены,с...

Номер патента: 1552169

Опубликовано: 23.03.1990

Авторы: Бондарь, Дашенков, Кузьмицкий, Шмерко

МПК: G06F 7/00

Метки: булевых, линейность, распознавания, функций

...Элементы вектора аначений Хрх" х ,хт поступают на входы вычитателей 7. в которых формируются значения, разнос-) тей поступивших элементов хХха 1. С выходов выцитателей 7 значения разностей х1 - х передаются на входы элементов 8 й й и 8 х сравнения, с выхода которых сигнал равенства операндов на входах (высокий логический уровень) посту- пает на вход элемента И 9, на выходе которого формируется высокий логицеский уровень в случае высоких логических уровней на всех его входах.Дешифратор 14 предназначен для Формирования сигналов на своих выходах в соответствии с таблицей.Блок 4 управления работает следую" щим образом. В момент времени С высокий логицеский уровень напряжения поступает на вход запуска гене(,2 а 2 е)1552В момент времени...

Номер патента: 1552170

Опубликовано: 23.03.1990

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: мультиплексор

...логической Функциичетырех переменных Г = Р(х х, х,х), двоичные аргументы которой х,х поступают на адресные входы 3033 соответственно. На выходе 50 сигнал Е совпадает со значением ФункцииР на данном наборе аргументов х, -х,П р и м е р, Определим сигналы наинформационных входах мультиплексорапри реализации логической Функции(х(ухрхух) - х х ч х х х ционного входа, который подключаетсяк выходу. В режиме универсальногологического модуля на информационныевходы подается вектор значений (таблица интенсивности) реализуемой логической Функции Г, переменные которойподаются на адресные входы. 1 ил.,1 табл. Очевидно, что У = (0,0,1,1,0,1,1,1,0,0,0,0.0,0 1,0,0). Тогда сигналлогического нуля должен быть поданна первый 34, второй 35, пятый...