G06F 7/49 — для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

Номер патента: 151117

Опубликовано: 01.01.1962

Автор: Григас

МПК: G06F 7/49

Метки: десятичный, сумматор

...то необходимо после удвоения провести такую же коррек. цню, как и после сложения. Наличие переноса между декадами в двоичном коде с излишком три при удвоении указывается наличием единицы в знаке 8 декады.Таким образом, после удвоения,и сложения можно провести общую коррекцию двоичной суммы сумматором Х 2. Но так как на псрвый (основной) двоичный сумматор Х 1 удвоенное число поступает некорректированное, то перенос между декадами может быть нсправильнын:/а) если был перенос удвоения, то перед коррекцией удвоенное число будет с недостатком трех и прп двоичных суммах 1111, 1110 и 1101 сумматор 1 не будет вырабатывать переноса в старшую декаду, хотя он необходим, Этн двоичные цифры опознаются схемой собирания СХ 8 и схемой совладения...

Номер патента: 153605

Опубликовано: 01.01.1963

МПК: G06F 7/49

Метки: 153605

...блока 4 1 учета переноса и генератора тактовых импульсов), входа б первого слагаемого, входа б второго слагаемого и выхода 7 суммы четвертого такта.Каждый одноцифровой сумматор имеет систему входных обмоток и систему выходных обмоток. Ключи запоминания первого слагаемого также имеют систему входных обмоток, кроме того, накладывается вторая система входных обмоток в коде два из пяти, но не в прямом, а в дополнительном коде для вычитания. Тактовые ключи имеют обмотки от общих кодовых шин ключей запоминания первого слагаемого. Обмотки тактовых ключей являются обмотками подготовки соответствующего тактового ключа. Подготовка необходимого тактового ключа осуществляется от вспомогательного блока, который учитывает наличие или...

Номер патента: 156769

Опубликовано: 01.01.1963

МПК: G06F 7/49

Метки: 156769

...Т 1 и Т",. Считанные сигналы подготавливают значение четности для второго разряда, переводя триггеры Т, и Т-, в состояние ноль, что соответствует признаку чет-чет. Одновременно сигнал с гыхода И"1 воздействует на счетный вход Т, и возвращает его в нулевое состояние, Сигнал же с выхода И"1 дэ ячейки ИЛИ 1 задерживается задержкой 31 на время, достаточное для установки в триггере значения от предыдущего сигнала. Таким образом, он приходит на счетный вход Т, тогда, когда там уже записан ноль и снова переводит Т, в состояние единица. Это эквивалентно суммированию по модулю два без переносов. К этому времени сиг М 15 б 769нал с линии просмотра успевает пройти задержку 3" и поступает па вход И. Одновременно происходит следуюшсе: запись чет-чет...

Номер патента: 160373

Опубликовано: 01.01.1964

МПК: G06F 7/49

Метки: 160373

...число сигналов, поступивших одновременно иа пологкительиые входы, долгино превышать число сигналов, поступивших в то же время на отрицательные входы, не менее чем на два.Выход 12 схемы переноса 3 соединен со свободным входом входного сумматора 2 по модулю 3.Оконечный сумматор 4 по модулю 3 сумми. рует частичные суммы, образованные входными сумматорами. Он состоит из элементов И, 14 и 15.Функции элемента 12 идентичны функциям элемента 9 во входном сумматоре,Элементы 14 и 15 производят взаимное уничтожение цифр с одинаковыми или про. тивопологкиыми знаками, т. е. выполняют те гке фушд ни, что и элементы 5 - 8 во входном сумматоре, за исключением буферного усиления. Предмет изобретен и яСумматор последовательного действия, выполненный па...

Номер патента: 171157

Опубликовано: 01.01.1965

МПК: G06F 7/49

Метки: 171157

...по модулю два равен нулю, либо в разряде, соседнем слева с ближайшим старшим разрядом с записью единица, припросмотре промежуточного результата суммы справа налево от разряда с 20 сочетанием признаков нечет-нечет, если в рассматриваемом разряде результат суммирования по модулю два равен единице.Сформулированное правило сложения иллюстрируется в табл. 1, 25 В седьмом разряде обнаруживается сочетание признаков нечет-нечет, при этом результат суммы по модулю два в данном разряде равен нулю;,поэтому и в разряде с сочетанием признаков нечет-нечет и в соседнем старшем разряде записывается инверсия результата поразрядного суммирования по модулю два. Во втором разряде снова сочетание признаков нечет-нечет, поэтому в этом разряде записываем...

Номер патента: 183484

Опубликовано: 01.01.1966

Авторы: Бергельсон, Гитис

МПК: G06F 7/49

Метки: арифметическое, выполнения

...(ин.версный)ход сумматора; выход 28 схемы 45переносд; 29 клемму стдновки нуля триггеров 1-го рс Истра; клечмы 30 записи нарегисгро чпля; клеммы 31 записи пя регистр 2-г чпл клеммы 32, 33 входя зндковых рядуядо, оответствеиного и 2.го числя; ход 34 уцрдвления.Тд)к кяк харче ЛУ не использованы вторыепрямые вход 1 суммдторо но п)о) 2 младших рязрядо 1-го н 2.го чисел, то нд соот.ветст)у)О)цяе клммы дсл)кон оыть подан сиг. 55иял, п)ждес)1)е 1111 о р;)ный О. Рг)бот;1 яр)1 фметического уст)и)11 т) д 111)д ы)яется следуоще,1ЯТСЧ)И УУ)11 НЕН 11;х,) =- (г О+ Уг- О+ 9(г 1)1пс111Н)4д/2 дг 22 " Ж 2 (г)1).у горов и- Разряд суммы в ( цКР, - . двоичный перенос, образованныйЗ )ЯДЕр:1 дь СЦК, я х, - вспомогятелн)е пер менные, необядгхые для реяИ.)г)ции...

Номер патента: 180858

Опубликовано: 01.01.1966

МПК: G06F 7/49

Метки: 180858

...известны к способов и позИлис Г ПОСИ РСГПСПИ( 0 ПРСЪЕ КОДОВой )УППЬ ОСЗ собходмости обязательного пр;11)ильиог. приема се и псскольки.; кяиялях-)о достп ЯСТС)1СК ЧТО Д 1301 ЧИЫЕ СИЪВОЛЬ ПРИП 51 Г 1,( Однорс 1 сИО 13 Л кя пяля к, липспо смм м ирчотс 51., 1,лес с ИОм 01 цьО ОГр 1 ии 1 и) с)1 сп су)(- мы ия Л урои 5 к определяется тя комбип 1- ция, В которой имеется заданное колиест О и 13 Оольпи. 31 яГний по числу сдип 3 и) 3, заданное количество иамеьпцк зиячсппй и) числу и;ей). Эта комбинация и поступает пя выо;, кяк ияиболсс вероятная псрсдяииа 5 коОипяци 5 (Одя с пост 051 пп,1 Вссо.;,Чсргс)к 1 ояспяст предлагасмьш способ., ,воп 11 ЬЬ) Си 11351)1 кДОВ( Р(3 М(цИ; П) ( КЯПЯЛ;М Пост,) р (, Гдс ив Г ив(пи су м.)СПИ 35 СМ3 ОР 1 И ИЧ И)С ГС...

Номер патента: 195208

Опубликовано: 01.01.1967

Авторы: Добротин, Троицка

МПК: G06F 7/49

Метки: два, минус, одноразрядный, основанием, системы, сумматор, счисления

...1-го разряда 1-го слагаемого;Ь - цифра т-го разряда 2-го слагаемого; е - 2положительный перенос из младшего разрядав -й; р - отрицательный перенос из младшего разряда в 1-й; Е - положительный переносв старший разряд; Р - отрицательный перенос в старший разряд; С - сумма, получаемая в 1-ом разряде,На чертеже приведена функциональная схе 1 а этого варианта сумматора. Здесь схема 1 две ячейки) осуществляет логические опера и и и пад входными переменнымдает в результатее(а+Ь) 4еская схема 2 (две ячейки) огические операции и и зараЬ 1 е,рный сигнал представлпереноса Р, получаемуюая поступает на записькая схема 4 (две ячейки)ции и и запрет и выт Е=р(а+Ь) 1,который является одновременно функцией переноса (второй канал) и частью логического...

Номер патента: 217722

Опубликовано: 01.01.1968

Авторы: Дмитракова, Иль

МПК: G06F 7/49

Метки: параллельногодействия, сумматор, феррит-диодный

...по одной единице и по две единицы в разрядах, соответственно объединены, Это позволяет значительно упростить устройство.Для построения одного разряда сумматора использован один универсальный элемент на три входа и один простой логический элемент разделения сигналав суммы и переноса.Схема одного разряда предложенного сумматора дана на чертеже.Слагаемые а Ь, подаются на входы 1 и 2, а перенос П, (сигнал считывания) - на вход 3. В зависимости от наличия или отсутствия переноса в предыдущем разряде возбуждается одна из шин считывания входа 3. Выходы универсального элемента соединены определенным образом и поступают на вход простого логического элемента соответствующего разряда и далее на вход 3 универсального элемента следующего...

Номер патента: 218519

Опубликовано: 01.01.1968

Авторы: Дмитракова, Иль

МПК: G06F 7/49

Метки: параллельногодействия, сумматор, феррит-диодный

...соответствующие отсутствию и наличию переноса, подключены к входным шинам универсальных логических элементов следующего разряда.Такой сумматор содержит меньшее количество, элементов на разряд и обеспечивает более высокое быстродействие. На фиг. 1 представле блок-схема предложенно фиг. 2 - схема элемента налов суммы и переноса.Запись чисел осуществ на два универсальных разряде, т, е. -ый разряд ступает одновременно н входы универсальных элеСчитывание в этом раз диться с одного из двух версальных элементов еленным образом и пост стого логического элемента лов суммы и переноса 1 П.Анализ таблицы показывает, что отсутствие или наличие переносов из предыдущего разряда приводит к тому, что токовый импульс переноса поступает на верхний или...

Номер патента: 219894

Опубликовано: 01.01.1968

Авторы: Ско, Сырых

МПК: G06F 7/49

Метки: нараметронах, сумматор, троичный

...6 складывается с опорным сигналом а, образуя сигнал с, который, проходя через ослабитель 57, преобразуется в сиг 1нал - с, а последнии не в состоянии запустить2следующие по схеме параметрические элементы 24 и 25. Сигнал Ь на выходе параметрического элемента 7 складывается с опорным сигналом с, образуя сигнал Ь+с, который, проходя через ослабитель 58 и инвертор 48,1 1 -преобразуется в сигнал - Ь+ с, а последний2 2не в состоянии запустить следующий по схеме параметрический элемент 28. Сигнал Ь на вьтходе параметрического элемента 31 складыва 1ется с опорным сигналом - а, образуя сигнал21Ь+ - а, который не в состоянии запустить еле.г,5 115 20 25 30 35 40 45 50 55 60 65 дующий по схеме параметрический элемент 30, Сигнал а на выходе...

Номер патента: 236858

Опубликовано: 01.01.1969

Авторы: Прангишвили, Телемеханики, Шаипов

МПК: G06F 7/49

Метки: комбинационный, сумматор

...такт) за время т, и являются результатами поразрядного50 сложения согласно следующим трем системамлогических уравнений;для группы5;=Х,У,+Х;У,135 С 1-1.1: Х ДА; 1=О17группы 1, П илп П 1, в зависимости от значения Си Ав первой позиции группы 1.Так как С;=1, А, . - О совпадает созначением С, А, для ьторой группь 1, то зца 11ченце С., Сзи А 2 совпадает со значениеми52 = 1, Сз 1: О и Аг 1=0. АналогПио этомупутем анализа значений переносов С; 1 и А; зна нечетных позициях заполняют остальныечетные столбцы групп 11, 1 и Л, а значениесумм 5, в нечетных позициях групп 111, Ъ и151, переписывают соответственно нечетнымпозициям групп 1, 11 и 11.Рассмотрим определение значений 5;, С;А;,1 группы 111. Значения 5 =- О, 5 зи =-. - .1получают простым...

Номер патента: 241110

Опубликовано: 01.01.1969

Авторы: Злотник, Шейпак

МПК: G06F 7/49

Метки: единиц, коде, постоянным, сложения, чисел, числом

...на два входа и линии задержки.К началу поступления первого слагаемого все триггеры находятся в нулевом состоянии (цепи сброса триггеров на фиг, 3 не показаны). К единичным входам триггеров подключены шины 7 (Д ), соединяющие выходы анализатора 3 со входом регистра 5. Все триг геры со схемами совпадения и линиями задержки распределены в 1 Ч групп по и - К+2 5 10 15 20 25 30 35 40 45 50 триггера в каждой группе. С единичным выходом -го триггера (кроме последнего) в каждой группе соединен вход схемы совпадения, к другому входу которой во всех группах, кроме первой, подключен единичный выход (+1) го триггера предыдущей группы, Ко второму входу схемы совпадения первой группы подключена шина 10, соединяющая суммирующий и вычитающий регистры....

Номер патента: 250543

Опубликовано: 01.01.1969

МПК: G06F 7/49

Метки: 250543

...сборок, объединяющих, выходы вентилей 36. Единице, записанной в триггер 41, соответствует признак нечетный, нулю - признак четный.Линии задержки 19 и 20 обеспечивают изменение состояния триггера 41, управляющего прохождением сигналов через вентили 39 и 40,Вентиль,39 подключен к единичному выходу триггера 41 и осуществляет прохождение импульса, фиксирующего разряд множителя с индексом анечетный, к группе вентилей 42 - 48. Вентиль 40 подключен к нулевому выходу триггера 41 и управляет прохождением импульса, фиксирующего разряд множителя с индексом четный, к группе вентилей 49 - 54,Вентили 43, 45, 47, 48 и 51, 53, 54 определяют значения положительных частичных произведений.Вентили 43 и 48 подключены к единичным выходам триггеров 9 и 12...

Номер патента: 255995

Опубликовано: 01.01.1969

Авторы: Болотов, Голик, Чигирин

МПК: G06F 7/49

Метки: амплитудным, информации, многозначным, представлением, регистр

...Подобные регистры могут быть реализованы 20 с применением трансфлюксоров вместоМАРЗУ, Однако такой регистр с многозначным амплитудным представлением информации будет иметь малый диапазон запоминаемой многозначной амплитудной информации, 25 недостаточную линейность запоминаемых амплитуд, а из-за взаимного влияния цепей записи и считывания (в МАРЗУ цепи записи и считывания разделены воздушным зазором) запоминаемая информация будет разрушаться.30 На чертеже показан предложенный регистр.(ху) =гпмнп(ху),ипография, пр. Сапунова, 2 Регистр состоит из и разрядов, где п определяется разрядностью подаваемой на его вход информации, Каждый разряд регистра содержит магнитное аналоговое регулирующее и запоминающее устро)ство 1, эмиттерный...

Номер патента: 256368

Опубликовано: 01.01.1969

Авторы: Метешкин, Трофимов, Трусов

МПК: G06F 7/49

Метки: сумматор-умножитель

...элементы группы 5 умножения 2-го числа, группу 6 дизыонктивных элементов 2-го числа, матрицу 7 конъюнктивных элементов, выходную группу 8 коныонктивных и дизыонктивных элементов, шину 9 сигнала сложения, шину 10 сигнала умножения, входы 11 1-го числа, входы 12 2-го числа и выходные шины сумматора-умножителя.Сумматор-умножитель работает следующим образом.Число входов 11 равно Р, причем номера равны числам из диапазона О (Р - 1), (1 пользуется представление чисел в унитарп коде).256368 Каждая выходная шина с номером В пз группы шин 13 соединяегся при сложении через выходную группу 8 с теми выходами матрицы 7, возбуждение которых определяется суммой исходных чисел, равной В, а при умножегпш - с теми выходами матрицы 7,...

Номер патента: 259480

Опубликовано: 01.01.1970

Авторы: Андреев, Дроздов, Киселева

МПК: G06F 7/49

Метки: двухразрядный, десятичный, коде, сумматор

...второго слагаемого, старшего разряда первого слагаемого и старшего разряда второго слагаемого, матрицы сложения б, схемы коррекции 7, схемы переноса 8 и 9 младшего и старшего разрядов, шифратор И и схемы 11 выдачи старшего разряда суммы.Сумматор работает следующим образом.Сигналы, соответствующие командам сложить или вычесть, поступают через схему местного управления на управляющие входы преобразователей кодов 2, 3 и б. Преобразователи 2 - б расшифровывают подаваемые на них слагаемые в код 1 из 10 и посылают их на матрицы сложения б, Одновременно указанные преобразователи посылают сообщения в схемы коррекции 7 о четности или нечетности прошедших через них слагаемых. Матрицы сложения б выполняют суммирование или ЗО вычитание...

Номер патента: 268008

Опубликовано: 01.01.1970

Автор: Бобров

МПК: G06F 7/49

Метки: действия, последовательного, сумматор

...соответствующих разрядов слагаемых а, и бт соединены на токовой сборке 10, выход которой подключен к обмотке запцси ячейки 1 и к обмотке считывания ячейки 5. Выход ячейки 1подсоединен к обмотке записи ячейки 2 и к обмотке записи ячейки б, Выход ячейки 2 нодкл 10 сн к Оомотке сч 11 тывг 11 и 51 51 сйки 8, Выход которой через токовую сборку 11 соединен с выходом ячейки 7 и подключен к обмотке считывания ячейки 4. Выход ягейки 4 с помощИо токовой сборки обьединен с выходом ячейки б и подан на обмотку считывания ячейки 7, на Обмотку записи ячеики 8 и на Оомотку считывания ячейки 9. Выход ячейки б подан на обмотку сгитывани 51 ячейки б. Выход ячейки 8 подключен на обмотку записи ячейки 9, на выходе которои (Х) получается временной...

Номер патента: 272672

Опубликовано: 01.01.1970

Авторы: Бобров, Ленинградский

МПК: G06F 7/49

Метки: действия, параллельного, сумматор

...подается на запись в ячейку 4 и считывание с ячейки 7. Вход 13 переноса из млад272672 ЗНАЧЕНИЕ ИНФОРМАЦИИ На выходе сумматора На выходах ячеек На входах ячеек 10 12 10 мо т М ф оФ Мо Ч Е о ИСЧ Р (щ о ИМЕ о СЕф о И ло И Шего разряда подан на считывание с ячейки 4 и на запись в ячейку 5. Выход ячейки 1 подключен на считывание с ячейки 3, после чего он объединяется с выходом ячейки 2 и подключается на запись в ячейку 7, Выходы ячеек 3 и 4 объединены и поданы на считывание с ячейки 8. Выходы ячеек 5 и б также объединены и поданы на запись в ячейку 9 и считывание с ячейки 10. Выход ячейки 7 подан на считывание с ячейки б. Выход ячейки 9 подан на запись в ячейку 10. Выход ячейки 8 является выходом переноса в старший разряд, а выход ячейки...

Номер патента: 354413

Опубликовано: 01.01.1972

Авторы: Ковачич, Кузовкина, Ордена

МПК: G06F 11/10, G06F 7/49

Метки: обнаружением, ошибок, сумматор

...ного знака к значению десятичного числа получают следующий код:0 1 00000 5 0 11100 1 0 10000 6 0 01110 2 0 01000 7 1 11110 3 1 11000 8 1 01111 4 1 01100 9 0 11111 Схема свертки на элементах 14 и 15 реализует минимизированное логическое уравнение К= , , у.,(Х( (/Х,ХзХ,где Х, - сигнал с единичного выхода -го триггера б,К - значение контрольного знака десятичного числа (от 0 до 9), Для правильного функционирования устройства необходимо, чтобы сигналы на входную схему ИЛИ 17 поступали последовательно, причем сигнал управления можно подавать либо до начала сложения чисел, либо после.До начала сложения триггеры сумматора хранят одно из слагаемых. Затем разряды второго слагаемого последовательно поступают на входы сумматора, причем разряд с...

Номер патента: 398947

Опубликовано: 01.01.1973

Авторы: Авторы, Кондратьев, Ярошенко

МПК: G06F 7/49

...регистрам первого ц второго сла; аемых; 15 - 111:1 а сигнала переноса цз предыдуш О разряда; 15 1 17 - выходы поразряд.ных сумм совоттвенно .етОго и иее оного разрядов; 15 1 19 - выхды переносв соог П ветственио чстнго:1 1 е 11 ет 1 Ого разрядов.Устройство работает следуюцим образом,Для образования четного разряда суммы, взятой с обратным знакомна вход поразрядног, сложения 1 поступают соответствующие раз.25 ряды слагаемых с единичных выходов триггеров 11 и 12 регистров первого и второго слагаемых, а также сигнал переноса из предыдущего разряда. Выходной сигнал блока 1 представляет собой значение соответствующего раз- ЗО ряда суммы, взятой с ооратным знаком. Дл:.),р.,")1т)(,),) формврова)ния переноса из четного разряда сигналы с...

Номер патента: 425176

Опубликовано: 25.04.1974

Автор: Мкртч

МПК: G06F 7/49

Метки: 425176

...ыссмотрим работу двухразрядного устройс;вы при У=О.Допустим, С;=-О. Нри подаче на входысхемы исел х=1 (следовательно, х,=1, х=- -О) и У=2 (следовательно, у -- О, О;=1)в первом разряде возбуждаются первьш 2 ивторой 3 ФН, а МЭ 1 не возбуждается. Следовательно, в впервом разряде имеем 5,=1,С=О. Во вором разряде возбуждаются второй 3 и третий 4 ФН, а МЭ 1 не возбуждается. Следовательно, здесь имеем 5=1, С,=О,Таким образом, в сумматоре получим 5,=1,5= - 1, т. е. 5=Х+У=З,Допустим, что Х=З (Х=-1, Л=-1), У=1(у;=-1, у:=0). Б первом разряде возбуждаются первьш 2 и третий 4 ФН п МЭ 1, а второй Ф 1 3 нс возбуждается так как на обохего входах пме отся высокие потенциалы. Следовательно, 5,=0, С,=1, Во втором разрядетакже возбуждены первьш 2 и третий...

Номер патента: 798826

Опубликовано: 23.01.1981

Авторы: Брюхович, Карцев

МПК: G06F 7/49

Метки: определенияцифры, частного

...элементов И первой матрицы, вторые группы входов элементов Ичетвертой и пятой матриц подключены кгруппам выходов элементов И соответственно второй и третьей матриц.На чертеже дана структурная схема,предлагаемого устройства для определенияцифры частного.Предлагаемое устройство содержит ре;гистры 1 и 2 делимого (остатка) и делителя соответственно, матрицы 3, ф,,матрицы 3, а выходы 1 матрйцы 7 соеди нены с выходами 3 матрицы 3, входы 2матриц 6 и 7 соединены с выходами матриц 4 и 5 соответственно, одноименныевыходы матриц 6 и 7, а также выходы 1матрицы 3 объединены в общие выходныешины.Блоки 3 4, 5 6 и 7 представляют со; бой матрицы двухвходовых элементов И(см. фиг. 2, 3, 4, 5 и 6 соответственно,, где они представлены для примера в...

Номер патента: 805304

Опубликовано: 15.02.1981

Автор: Телековец

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...в регистры 10 и 11 по входам 8 и 9 поразрядно, начиная со старшего и-го разряда, подаются значения множителей, которые заносятся в 1 с"е (Е = и,и,1) разряди регистров.В соответствии со значениями 1-х разрядов множителей С и О, поступающих с выходов 1-х разрядов регистров 10 и 11 на управляющие входы коммутатора, на выходе коммутатора 7 выдаются сумма или разность соответствующих 1-х ( а,щ1) разрядов множимых А и В. Так как значения суммы и разности множимых подаются на информационные входы коммутатора по положительным (5 и К ) и отрицательным (5 и й ) шинам, то отрицательные значения суммы и разности множимых получаю путем взаимной перестановки положительных и отрицательных шин на входах коммутатора. Полученные значения...

Номер патента: 817699

Опубликовано: 30.03.1981

Авторы: Трубицын, Цупрев

МПК: G06F 7/49

Метки: комплексныхчисел, п-разрядных, сумматор

...при отсутствии НЦ.Процесс формирования разрядов повторяется до получения суммы.На основании описанного алгоритма сложения комплексных чисел время сложения определяется по формуле К 2 1+Мв+8 где с =- длительность протцедуры"сло 3 жения операндов видаНЦ.НЦ.НЦ,НЦ.НЦ.НЦ.+ 111111111111111111 - 1-ый операнд 011011011011011011 - 2-ой операнд 000000000000000000 - сумма; й 2= ст (и+8) - длительность процедуры сложения при отсутствии(5) лиал ППП "Патентф,Ужгород,ул.Проектная на одноразрядные сумматоры и складывается с их содержимым, при этом формируются новые коды: поразрядного сложения и переносов.Через и+В/2 раз процесс сложения оканчивается и по сигналу УЗ полученная сумма передается в регистр 4.Выходы блока 5 синхронизации соединены с...

Номер патента: 824197

Опубликовано: 23.04.1981

Автор: Гречишников

МПК: G06F 7/49

Метки: вычислительное

...15. В режиме умножения на постоянный коэффициент сумматор-вычитатель 12 работает в режиме вычитания. При этом вычитаемым является информация, поступающая с выхода регистра 2. На выходе сумматора-вычитателя 12 разряд за разрядом, начиная с младшего образуется произведение на постоянный коэффициент.Ниже приведен численный пример работы устройства в режиме умножения на постоянный коэффициент. Пример приведен для обычной двоичной системы счисления. Пусть, например, требуется умножить число Х = 1011011 на постоянный коэффициент К = 10101010 Результаты расчета, произведенного в соответствии с чертежом, сведены в таблицу.-1у-у. г 1011011 110110 0 О 1 0 1 0 1 0 0 0 0 0 О 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 000000 25 24 23 22 21 20 19 18 17 16...

Номер патента: 824198

Опубликовано: 23.04.1981

Авторы: Стаханова, Телековец

МПК: G06F 7/49

Метки: избыточнойсистеме, сложения, счисления

...Второй вход второго сумматора 2 подключен к выходу шифратора 5, входы которого соединены с выходами блоков 3 и 4 выработки положительного и отрицательного переносов и с суммирующим и вычитающим входами реверсивного счетчика 7. Выход второго сумматора 2 соединен с входом регистра б, вход которого подключен ко входу реверсивного счетчика 7, соединенного по вы- З 5 ходу с выходной шиной 10 устройства.Устройство работает следующим образом.На входы первого комбинационного 40устройства по шинам 8 и 9 последовательно разряд за разрядом, начинаясо .старшего, поступают суммируеьщеаргументы, выраженные в избыточнойсистеме счислеич с основанием Р и 45системой цифр р, , 1, О, 1,р. Каждый 1-й разряд входных аргументов поступает в устройство ввиде...

Номер патента: 824199

Опубликовано: 23.04.1981

Авторы: Белая, Телековец, Ширванян

МПК: G06F 7/49

Метки: из-быточной, системе, сложения, счисления, чисел

...сумматоров 1 и 2. 60Выходы М. старших разрядов первого двоичного сумматора 1 и первого регистра 3 задержки соединены с первой и второй группами положительных входов сумматора 5 для избыточной системы счисления, первая и вторая группа отрицательных входов которого подключены к выходам М старших разрядов второго двоичного сумматора 2 и второго регистра 4 задержки. Выходы переноса первого и второго двоичных сумматоров 1 и 2 соединены с первыми входами соответственно первого и второго элементов ИЛИ б и 7, вторые входы которых подключены к выходам соответственно положительного и отрицательного переносов сумматора 5, для избыточной системы счисления, выходы суммы которого подключены к входам третьего регистра 8 задержки. Выходы третьего...

Номер патента: 824200

Опубликовано: 23.04.1981

Авторы: Браткевич, Збродов

МПК: G06F 7/49

Метки: суммирующее

...(г,р),называют нормальной, если в ней отсутствуют запрещенные группы единиц и нулей, а процесс приведения двоичной комбинации к нормальной форме - нормализацией.Таким образом, при .нормализации, начиная с р+1 раэряда, все двоичные1+комбинации вида 011 должны быть в случае р=1, заменены (свернуты)л+ в эквивалентные им комбинации 1 бе, Эта операция осуществляется блоком 3 приведения чисел к нормальной Форме.Алгоритм сложения чисел в СС (г,р)осуществляют следующим образом.1. Нормализуют исходные операндыАи В.2; формируют первую частичную сумму .2 и переносы П"р, Пщр,3. Приводят к нормальйой форме первую частичную сумму, т,е. получают,1 н.4, Выполняют сложение чисел согласно табл. 1 - 211 нП 1П( и 1 Оформируют вторую частичйую сумму...

Номер патента: 824201

Опубликовано: 23.04.1981

Авторы: Арцатбанов, Гречишников, Телековец

МПК: G06F 7/49

Метки: избыточнойдвоичной, системе, сложения, счисления

...результата.Устройство содержит вход 1 отрицательной шины аргумента А, вход 2 положительной шины аргумента А, вход 3 отрицательной шины аргумента В, вход 4 положительной шины аргумента В, блок 5 анализа входных аргументов, первый, второй, третий, четвертый элементы 6-9 задержки, в качестве которых используются О-триггеры, блок 10 формирования результата 2; выход 11 отрицательной шины результата, выход 12 положительной шины результата.Входы блока 5 соединены со входами 1 и 2 шин входного аргумента А и входами 3 и 4 шин входного аргумента В. Первый выход блока 5 соединен с первым входом блока 10, второй - со вторым входом блока 10 и входом первого элемента задержки б, третий и четвертый выходы блока 5 соединены соответственно со входами...