G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1481744

Опубликовано: 23.05.1989

Авторы: Вышинский, Ледянкин

МПК: G06F 7/52

Метки: умножения

...устройства на входы регистра 5. Одновременно сигнал управления УЗ поступит на второй вход элемента ИЛИ 10 устройства, И тем самым обеспечит коммутацию 1-х разрядов кода содержимого (=1,л) сдвигового регистра 2 в соответствующие г-е (г=1, л) разряды регистра 5 через г-е (=1, а) элементы И второй группы 4. Отключение элемента И 9 с одновременным включением или отключением элемента ИЛИ 10 осуществляется из блока управления. После этого в регистре и накопилось в виде двухрядного кода результатов и переносов очередное произведение двух сомножителей. Со следующего после корректирую шего такта в устройство может быть подано значение знакового разряда (ь, ) кода множителя или необходимо в течение (2 п+1) -го такта прогнать переносы из...

Номер патента: 1481745

Опубликовано: 23.05.1989

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...образом.В регистры 1 и 2 множимого и множителя одновременно или последовательно во времени загружаются десятичные сомножители. После этого в блоках 4 матрицы формируются в многорядном коде произведения значений соответствующих тетрад множимого на значения соответствующих тетрад множителя, которые далее поступают на входы узлов 5 и 8 с учетом веса разрядов, где осуществляется их быстрое двоичное суммирова ние. Получившиеся при этом на выходах узлов 5 и 8 двоичные результаты поступают на входы соответствующих узлов 6, где производится их преобразование в десятичный код 8421, Десятичные числа с выходов узлов 6 преобразования двоичного кода в двоичнодесятичный подаются на равновесовые входы двоично-десятичного сумматора 7, а...

Номер патента: 1481746

Опубликовано: 23.05.1989

Авторы: Кривчик, Роспономарев

МПК: G06F 7/52

Метки: двоичного, деления, кода

...прибавлением единицык полученному результату при сложениичастичных сумм,Остаток, равный делителю йЫ=2" - 1=11(3)15есть целое число. Анализ завершается прибавлением единицы к окончательному результату. Контроль остатка производится элементом И 4.Устройство функционирует в соответствиис выражениями (1) - (3). Пользователь предварительно выбирает разрядность и делимого, определяет делитель д=(2" - ) и в зависимости от величины т производит коммутацию элементов И 4 и 5.25 Устройство работает следующим образом(фиг. 2).При запуске устройства код делимогозаносится в регистр 2 сдвига, блок 3 управления производит сброс сумматора 1 и заносит содержимое регистра 2 сдвигов вЗО сумматор 1.При равенстве целой части частичнойсуммы нулю,...

Номер патента: 1481747

Опубликовано: 23.05.1989

Авторы: Акулова, Органов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...образуются отдельно младшие двоичные разряды произведения, старшие разряды предварительного значения произведения и сумма переносов в старшие разряды предварительного значения произведения, а во втором такте - старшие разряды окончательного 5 10 15 20 значения произведения, Так как получение окончательного значения старших разрядов произведения на втором такте на (И+2)- разрядном сумматоре 5 не связано с мат Формула изобретения Устройство для умножения двоичных чисел, содержащее косоугольную матрицу полных одноразрядных сумматоров, прямоугольную матрицу элементов И, 2 Х элементов памяти, причем выход переноса полного одноразрядного сумматора 1-го столбца матрицы соединен с входом переноса полного одноразрядного сумматора +1) -го столбца...

Номер патента: 1481748

Опубликовано: 23.05.1989

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: умножения, чисел

...первой группы настраиваются ня передачу информации с их вторых входов, на которые поступают значения выходных переносов из сумматоров 28 соседних более младших блоков с.мхЯовання пег;с 1." группы.Рассмотрим выпс 1 лнсчс;. Ня чиого жения (фиг. 4). Перед началом онепя. ции ня Входах1- -устаяв,:1 сстгс". значения множимого. на Входе О множителя уст 110 йстВя устянав.1 Влстся 31 с.с самой младшей тетрады множителя.В первом такте двои;ноге умнс 1 х,сня в блоках 11 - 1, я",ая младшая тс )1;1. Да МНОжнтЕЛЯ Пс РЕМНОжЯЕтСЯ НЯ С 10: - ветствующие тетрадь м нож и м ого., 1 воич и ьк результаты этих тетрадных умножений зяи;: - сываются в буфер - .ые регистры 5, 5, и 6 - 6 по сигналу разреше:; У 20. Одновременно происходя г об нуле;,.с ре- гистрОВ...

Номер патента: 1481749

Опубликовано: 23.05.1989

Авторы: Дрозд, Лацин, Полин, Соколов, Шипита

МПК: G06F 11/30, G06F 7/52

Метки: умножения

...который сбрасывает второй триггер 14, сигнал логического 0 с выхода которого запрещает прохождение синхросигнала через элемент И 13 на синхровход третьего тригЗ 5 гера 15 и переключает коммутаторы 5 и 6 вположение коммутации на входы регистров 7 и 8 множимого и множителя информации с групп 16 и 17 входов мнокимого и множителя устройства. Формула изобретения Устройство для умножения, содержащее регистр множимого, регистр множителя, регистр произведения и умножитель, причем информационные выходы регистров множимого и множителя соединены соответственно с входами множимого и множителя умножителя, выход результата которого соединен с информационным входом регистра произведения, информационный выход которого является выходом произведения...

Номер патента: 1481750

Опубликовано: 23.05.1989

Автор: Кашалов

МПК: G06F 7/544

Метки: функциональный

...цд вход рдзрс 1 цеция ззццсц пер вого регистра 1 и накапливающего сумм 1.тора 6. В результате в регистр 1 н цдкап ливающцй сумматор 6 осуществляется запись лвоичного кола с выхода сумматора 8 со сдвигом соответственно ца д ц д 2 разрядов в сторону младших. Затем на выхоле элемента 2 И - ИЛИ 26 появляется 1, которая поступает на тактирующий вход сумматора 6.В результате выполнения операции сложения на выходе сумматора 6 появляется лвоцчный код локального тренда Л" 5,(р),15Слелующий тактовый импульс переклю.чает триггер 15 в О, прн этом содержи мое второго счетчика 1 О увеличивается на квант 2 . Елициз с инверсного выхола триггера 15 поступает и:1 тдктцруощий вход накапливающего сумматора 8, разрешает выполнение операции сложения, в...

Номер патента: 1481751

Опубликовано: 23.05.1989

Авторы: Дауров, Кнышев

МПК: G06F 7/548

Метки: координат, преобразования

...с первого выхода дешифратора 55 осуществляет запись младших кодовых отрезков координат Х, в р-разрядные регистрь. 4 и 5 младших рззрядов соответственно. Следу ощие сигналы, начиная с второго и до (п-, :)-го выходов дешифратора 55, объединяются ло ическим элементом ИЛИ 56 и поступ;:ют нз входы сдвига режимов координзт 1 н 2 и оуферных регистров 6 и 7, вызывая сдвиг их содержимых на р-разрядов вправо. Сигнал е третьего выхода дешифратора 55 уе 1 знавливает триггер 57 в единичное положение, разрешая тем самым выбор пз блока 9 памяти констант по адресу, определяемым совокупностью кодовых отрезков координат Х Укодового отрезка угла с, и номера цикла Результаты на выходах перво;о и второго сумматоров 10 и 11 через первый и второй...

Номер патента: 1481752

Опубликовано: 23.05.1989

Авторы: Дракин, Тимко

МПК: G06F 7/552

Метки: вычисления, функции

...А и В с выходов регистров 1 и 2 подаются на первые входы умножителей 8 и 9, а также на входы функциональных преобразователей 5 и 6. С выходов функциональных преобразователей 5 и 6 коды /оо 2 А и /одВ поступают на соответствующие входы вычитателя 4, где производится получение разности /од 2 В - /од 2 А, Код разности с выхода вычитателя 4 поступает на вход функционального преобразователя 7, на выходе которого получается функция вида агсф(2"- "ад) . Эта операция эквивалентна нахождению угла вектора на комплексной плоскости, проекциями которого являются числа А и В. Далее код угла поступает на входы функциональных преобразователей 10 и 11, на входе которых преобразуется в проекции единичного вектора с тем же углом ориентации, что и у вектора...

Номер патента: 1481753

Опубликовано: 23.05.1989

Авторы: Гончаренко, Дорожкин, Жабин

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...значением, единице, если в знаковом разряде сумматора 3 до и после сложения был записан нуль, - 1, если в знаковом разряде сумматора 3 до и после сложения была записана единица. Одновременно происходит проверка правильности следования цифр результата. Цепочка элементов 0-триггер 6, элемент И 7 обнаруживает появление комбинаций цифр результата 11, а цепочка,Э-триггер 6, элемент И 8 - появление комбинации 11; в случае появления одной из этих комбинаций на выходе ИЛИ 9 появится сигнал ошибки.В третьем такте по тем же правилам осуществляется сложение или вычитание кодов сумматора 3 и счетчика 1. Затем в младший разряд счетчика 1 прибавляется или вычитается единица. Цикл заканчивается сигналом на входе 14, по которому выпол. няется...

Номер патента: 1481754

Опубликовано: 23.05.1989

Автор: Анишин

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, чисел

...поток Ц) с вероятностью С(р(1, заданной кодом Х текущего состояния тразрядного реверсивного счетчика 6 р= =Х 2 На выходах первого 3 и второго 4 делителей частоты формируются регулярные потоки импульсов с частотами - и - , где Кго РоК, Х15 и Кг - коэффициенты деления соответствующих делителей частоты.Допустим, что в начальный момент состояние реверсивного счетчика 6 равно нулю. Импульсы с выхода второго делителя 4 с частотой повышают текущее состояниеК,Х(1) реверсивного счетчика 6. В соответствии с кодом Х на выходе преобразователя 5 код в интенсивнос возрастает интенсивность выходного потока Импульсы выходного потока Хо(1) поступают на вычитающий вход реверсивного 30 счетчика 6. При обеспечении условия л( - " в рассматриваемой...

Номер патента: 1481755

Опубликовано: 23.05.1989

Авторы: Андроник, Гремальский

МПК: G06F 7/58

Метки: генератор, марковского, процесса, случайного

...код возможного будущего состояния зазл=1), а на выходах блока 3 памяти указателей начала строк - индекспервого ненулевого элемента строки а матрицы Р. в состояние Р= =а, 2, а, - целое.Стохастическая матрица Р хранится в сжатой форме в виде векторов 4На этом процесс загрузки исходнь 1 х данных завершен.В начальный момент времени, до приходапервого тактирующего сигнала от, генератора 9 тактовых импульсов, динамический Ртриггер 10 для определенности находится внулевом состоянии.Первый тактируюгций сигнал от генератора 9 тактовых импульсов через эле-мент И поступает на управляющий вход10 генератора 2 случайных чисел. По заднемуфронту тактового сигнала триггер 10 переключается в единичное состояние.После запуска по сигналу...

Номер патента: 1481756

Опубликовано: 23.05.1989

Авторы: Станьков, Сучкова

МПК: G06F 7/68

Метки: дробной, емкостью, накопитель, переменной, цифровой

...импульсом записывается в регистр 3.Когда в одном из тактов работы, накопитель переполняется, т. е. значение суммы на выходе сумматора 2 достигнет или превысит величину емкости накопителя, в сумматоре 2 образуется остаток ., а на выходе 8 - сигнал переноса, равный логической единице. Этот сигнал поступает нг вход управления видом операции регистра 4 и переводит его в режим сдвига.В следующий такт работы накопителя регистр 4 сдвигает выходную информацию - код К на один двоичный разряд в сторону старших разрядов, что равносильно операции умножения кода К на два. Таким образом на вход сумматора 2 в этот такт работы накопителя будет проходить код, соответствующий 2 К.Этим же тактовым импульсом в регистр 3 записывается остаток сумматора 2,...

Номер патента: 1481757

Опубликовано: 23.05.1989

Авторы: Кузин, Шамардинов

МПК: G06F 7/49, G06F 7/72

Метки: матричное, умножения

...аппаратурных затрат.На чертеже представлена схема матричного устройства для умножения,Устройство содержит вход 1 первого сомножителя устройства, вход 2 второго сомножителя устройства, матричный умно- житель 3 по модулю р, матричный умно- житель 4 по модулю (р - 1), матричный вычитатель 5 по модулю (р - 1), выход 6 младшей части произведения устройства, выход 7 старшей части произведения устройства.Устройство работает следующим образом. Со входов 1 и 2 сомножители в коде 1 из Р, где Р - основание системы счисления, поступают на соответствующие входы умножителей 3 и 4 по модулю. Так как модули отличаются на единицу, то они являются взаимно простыми. Поэтому произведение двух сомножителей может лежать в диапазоне Р (Р - 1).С выхода...

Номер патента: 1481758

Опубликовано: 23.05.1989

Авторы: Некрасов, Орлов, Поляков, Сазонов

МПК: G06F 9/00

Метки: выборки, команд, процессора

...регистра 3, Код операции команды с выхода коммутатора 5 поступает на вход дешифратора 6.Работу устройства рассмотрим на примере выборки командной информации при обработке некоторой последовательности команд РХ, КК, КХ, расположенной в памяти начиная с адреса с единичным значением (М - 1) -го разряда.На этапе заполнения конвейера в счет. чик 8 загружается адрес первой команды, а на вход 2 устройства поступает сигнал на запуск конвейера, и блок 9 микропрограммного управления вырабатывает последовательность управляющих сигналов для заполнения конвейера (фиг. 4): с выхода 12 блока 9 .подается сигнал на загрузку первого регистра 3 командным словом из памяти (слово загружается из ячейки, адрес которой определяется кодом на выходе 11...

Номер патента: 1481759

Опубликовано: 23.05.1989

Авторы: Агизим, Горячева, Кравцов

МПК: G06F 9/22

Метки: микропрограммное

...ЗО 35 40 45 50 Команда 3. СК с инвер:ного выхода первого разряда регистра 5 (фиг. 3 е) блокирует на элементе И 11 поступление тактовых импульсов ТИ " входа 24 на счетный вход счетчикаи вход синхронизации регистра 4 микрокоманд, а с прямого выхода разрешает прохождение ТИ через элемент И 14 (фиг. 3 к) на 8-вход разрядов Ст. и Зап Под возействйем 14 в третьем такте на прямых выходах разрядов Ст. и Згп. устанавливается единичный потенциал. Ьлок 9 памяти включается на запись (на инзерснос выходе разряда Зап. регистра 4 - нуль), выбранной оказывается только младшая часть памяти (фиг. 3 и). Ключи 10 переключают старшую часть шины даьных, поступзющую на первый информационный вход, в младшую (первый его выход подключен к младшей части шины)...

Номер патента: 1481760

Опубликовано: 23.05.1989

Авторы: Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00, G06F 9/36

Метки: адресации, памяти

...третьем - 096 (РЕТ).Элемент И 6 необходим для того, чтобы отличить коды команд перехода от данных, которые могут иметь тот же код (команды сопровождаются сигналом М 1). Положительный импульс на выходе элемента И 6 по заднему фронту устанавливает триггер 8 в единичное состояние, положительный перепад через время, обусловленное элементом 7 задержки, появляется на первом входе элемента И 5, Время задержки элемента 7 подобрано так, что не происходит совпадения положительных уровней на выходе элемента 7 задержки и сигнала М 1 команды, во время которой произошло переключение (в нашем случае команды СА 11.). Далее микропроцессор выполняет действия, предписанные командой СА 1.1При приходе любой следующей команды сигнал первого машинного цикла...

Номер патента: 1481761

Опубликовано: 23.05.1989

Авторы: Гайсин, Кузнецов, Макаров

МПК: G06F 9/46

Метки: значащего, разряда, старшего

...6;.(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СТАРШЕГО ЗНАЧАШЕГО РАЗРЯДА (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах. Цель изобретения - расширение класса решаемых задач за счет преобразования входного сигнала в слово, содержащее единицы в тех позициях, номера которых меньше номера позиции старшего значащего разряда. Устройство содержит и элементов ИСКЛЮЧАЮШЕЕ ИЛИ (где п=2 ) и К групп по п(Р пар элементов ИЛИномер уровня). 1 ил. Устроиство для определения старшего значащего разряда, содержащее а элементов ИСКЛЮЧАЮШЕЕ ИЛИ (где п - 2"), выходы которых являются первой грппой выходов устройства, отличающееся тем, что, с целью расширения класса решаемых задач за счет...

Номер патента: 1481762

Опубликовано: 23.05.1989

Авторы: Башкиров, Матов, Петров, Якуб

МПК: G06F 9/50

Метки: заданий, процессорам, распределения

...сумматоров 29 по модулю два и схемы 31 сравнения.Если для выполнения задания потребуется количество процессоров, не превышающих количество процессоров, выполнивших предыдушее задание, схема 31 сравнения сигнал не вырабатывает. При этом на выходе элемента НЕ 32 появляется сигнал, разрешающий выдачу кода числа необходимых процессоров с входов 8 через элементы И 34 и ИЛИ 35 на информационные входы регистра 4 сдвига. С появлением сигнала на выходе элемента 24 задержки происходит сброс триггера 26 и снятие сигнала записи кода в регистр 4 сдвига,После записи кода в регистр 4 сдвига на выходах определенных элементов И 5 группы определяется совпадением одноименных единичных сигналов с разрядом регистра 4 сдвига и выходом элементов И 14. С выхода...

Номер патента: 1481763

Опубликовано: 23.05.1989

Авторы: Прищепа, Сачко

МПК: G06F 9/50

Метки: многоканальное, приоритета, циклического

...время считает импульсы ГТИ 1, его содержимое увеличивается на каждый раз по заднему фронту тактовых импульсов. При этом содержимое счетчика дешифрируется дешифратором 5, В результате на выходе дешифратора последовательно формируются импульсы. После появления 1 на информационном входе триггера 6 и наличии запроса в данном канале с приходом переднего фронта синхросигнала на выходе канала появляется 0, т. е. начинает обслуживаться запрос. Этот 0 поступает на вход элемента 12 и на его выходе появляется , которая запирает синхровходы триггеров 6 через элемент 3. Счетчик 4 при этом продолжается считать по циклу с появлением очередного запроса на входе 10 при его совпадении с разрешающим потенциалом на входе дешифратора 5 для необслуженного...

Номер патента: 1481765

Опубликовано: 23.05.1989

Авторы: Буряк, Голик, Дубовых, Королев, Ткачев

МПК: G06F 9/50

Метки: обслуживания, очередностью

...заявка высокого приоритета, Если в очере. ди есть заявки высокого приоритета, то пока устройство не выдаст их на обслуживание, заявки низкого приоритета находятся в очереди, Элементы 44 запрета закрыты сигналом выского потенциала с выхо 5 1 О 5 20 25 30 35 40 45 да элемента ИЛИ 4. Если в очереди есть хотя бы одна заявка высокого приоритета, то сигнал высокого потенциала с выхода элемента ИЛИ 41 через элемент ИЛИ 46 поступает по входу 3 на элемент И 7 соответствующего узла 2 формирования запросов, подготавливая канал для обслуживания.Если заявки высокого приоритета отсутствуют, то нулевой потенциал с выхода элемента ИЛИ 41 разрешает прохождение на обслуживание заявки низкого приоритета. Высокий потенциал с выхода элемента ИЛИ 45...

Номер патента: 1481766

Опубликовано: 23.05.1989

Авторы: Бучнев, Горовой, Карпунин

МПК: G06F 9/50

Метки: многоканальное, приоритета

...то передним фронтом импульса с первого выхода распределителя импульсов 3 запрос перепишется в триггер 6, который в результате установится в единицу, эта единица через элемент НЕ 8 установит на установочном входе распределителя импульсов логический ц уль.Поя влецие логического нуля ца установочном входе распределителя 3 импульсов приводит к установке всех его выходов в состояние логического нуля.По заднему фронту импульса с первого входа распределителя импульсов триггер 7 первого канала установится в единицу, в результате чего ца выход 12 начинает поступать единица, начинается обслуживание первого абонента. После окончания. обслуживания первого абонента по входу 13 поступает ответный сигнал, который через элемент И 9 первого канала 4...

Номер патента: 1481767

Опубликовано: 23.05.1989

Авторы: Головин, Скулябин

МПК: G06F 11/25

Метки: анализатор, квазисинхронизацией, сигнатур

...Пуск на второй вход второго элемента ИЛИ 7, с выхода второго элемента ИЛИ 7 поступает на вход Сброс счетчика 4 на и тактов.Счетчик 4 переводится в исходное состояние, Единичный сигнал, поступивший с входа О Пуск на вход запуска генератора 5 тактовых импульсов и запускает его, при этом генератор начинает вырабатывать тактовые импульсы, поступающие на первый вход счетчика 4.Если за время, необходимое генератору 5 тактовых импульсов для выработки и импульсов, на информационный вход 12 анализатора не поступает единичного сигнала, счетчик 4 на п тактов, отсчитав п тактов, поступивших на его первый вход с выхода генератора 5 тактовых импульсов, перейдет опять в исходное состояние, выдав на первый вход первого элемента ИЛИ 6 единичный сигнал,...

Номер патента: 1481768

Опубликовано: 23.05.1989

Авторы: Зубашич, Рейзин, Рубинштейн, Силина

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...поступивших на его С-вход импульсов (положительных перепадов), а информация на Гэ-входе регистоа сдвига/счетчика не влияет на его работу.Для Опэеделения длительности измерительного стробг, т. е. длительности временного интервала между выбранными перепадами сигналов на входах 15 Пуск и 16 Стоп гнализгтора, счета числа положительных перепадов и числя тактов, при которьэх имеется единичный уровень в цифровой последовательности, на первый 1 управляющий вход анализатора необходимо подать сигнал низкого уровня. В этом случае на выхода мультиплексорапроходят управляющие сигналы Пуск и Стоп с входов 15 и 16 анализатора соответственно.В режиме определения длительности измерительного стробг на входы 19 и 20 анализатора подаются сигналы...

Номер патента: 1481769

Опубликовано: 23.05.1989

Автор: Сафаров

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...безошибочной последовательности бит и последовательности ошибок. Безошибочной последовательности соответствуют нулевые окончательные сигнатуры, поэтому конечное состояние регистров 21 сдвига блоков 1 и 2 - это непосредственно искажения сигнатур1 О Формула .зобсе:теяия 35 40 50 55 результат воздействия последовательности ошибок.Искажения, одинаково воздействующие на блоки 1 и 2 на одном из участков контролируемой последовательности, будут затем сдвинуты в пространстве состояний регистра сдвига с обратными связями на разное количество тактов, так как в блоке 1 свертки на границе участков производится дополнительный сдвиг. При этом относительный сдвиг зависит от местоположения искаженного участка и соответствует его номеру, ели нумерация...

Номер патента: 1481770

Опубликовано: 23.05.1989

Авторы: Самусев, Шостак

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигнала, формирования, четности

...битов сдвигается выбранный байт.На входе 9 задания типа сдвига устанавливается код, определяющий вид (логический или циклический) и направление сдвига.Предусмотрены следующие типы сдвига: ЛЛ - логический сдвиг влево, ЛП - логический сдвиг вправо, ЦЛ - циклический сдвиг влево, ЦП - цилиндрический сдвиг вправо. Для задания ЛЛ, ЛП, ЦЛ, ЦП на входе 9 задания типа сдвига устройства в разрядах 21, 22 (13) устанавливаются соответственно коды 10, 11, 00, 0 1. На выходе 12 устройства формируется предсказанный сигнал четности.В качестве примера рассматривается сдвиг кода 1101100010111110 при К=16 и К:4. На входе 6 контрольных разрядов устройства устанавливается код 1111. Для осуществления сдвига на 10 разрядов на входы 7 и 8 задания величины...

Номер патента: 1481771

Опубликовано: 23.05.1989

Автор: Павлов

МПК: G06F 11/10

Метки: двух, импульсных, последовательностей

...вход 12 устройства поступят еще импульсы (их число может быть от 0 до и - 1, где п - число импульсов в пачке в зависимости от момента включения устройства), то никаких переключений в схеме они не произведут.Первый импульс, поступивший на вход3 второй контролируемой последовательности устройства, установит триггер 3 в единичное, а триггер 11 в нулевое состояние. Устройство перейдет в режим контроля.Импульсы, поступающие на вход 13 устройства, проходят через элемент ИЛИ 7, элемент 10 задержки и элемент И 4 на вход счетчика 8, .переключая его последовательно в первое, второе п - состояния, После прихода и-го импульса (на фиг. 2 приведены временные диаграммы для п) на входе счетчика 8 появится единичный сигнал, который закроет элемент И 4...

Номер патента: 1481772

Опубликовано: 23.05.1989

Автор: Нисневич

МПК: G06F 11/22

Метки: неустойчивых, сбоев, фиксации

...записанный бит последовательности сравнится с вновь поступившим одноименным битом последовательности. В случае несовпадения одноименных бит последовательности, что свидетельствует о сбое, сигнал с выхода элемента 3 сравнения будет способен установить триггер 4 в единичное состояние, когда уровень логического нуля с его инверсного выхода 12 запретит прохождение синхроимпульсов с входа 10 через элемент И 5 на счетный вход счетчика 6, Это будет так, если для соответствующих сравниваемых проверяемых бит контролируемой последовательности бит маски равен логической единице, т.е, на соответствующем входе элемента И - НЕ 16 будет разрешающий потенциал, пропускающий на установочный вход триггера 4 сигнал несовпадения с выхода элемента 3...

Номер патента: 1481773

Опубликовано: 23.05.1989

Авторы: Заславский, Календарев

МПК: G06F 11/22

Метки: диагностики, неисправностей, узлов, цифровых

...обратных связей, Количество обратных связей и номера разрядов регистра 25, из которых оци выходят, определяют закон формирования сигнатур. В настоящее времяформула изобретения 45 50 55 сигнатурные анализаторы широко применяются для диагностики неисправностей цифровых узлов и контроля неисправностей БИС,Сигнатурный анализатор работает следующим образом.На один из входов схемы 26 подается потенциал 0. При включении питания с помощью.времязадающей цепочки 29 триггер 28 устанавливается в 0. По сигналу Пуск регистр 25 устанавливается в начальное состояние (все разряды регистра устанавливаются в 0). На вход сумматора 27 с выхода схемы 7 поступает сигнал 1 в случае несовпадения информации на ее входах, При появлении первого из сигналов 1...

Номер патента: 1481774

Опубликовано: 23.05.1989

Авторы: Розен, Рудченко, Тимонькин, Ткаченко, Федоров, Харченко

МПК: G06F 11/28

Метки: отладки, программ

...включению теневой (основной) памяти в блоке 12.Единичное (нулевое) состояние триггера 87 соответствует переходу к теневой (основной) памяти.Блок 10 синхронизации (фиг. 11) содержит первый 95, второй 96, третий 97 элементы И, первый 98 и второй 99 элементы ИЛИ.Входы 18, 100.1, 100.2, 100.3, 46, 5 и группа 47 входов блока 10 соединены соответственно с первым входом элемента ИЛИ 98, первым, вторым входами элемента И 95, первым входом элемента ИЛИ 99, первым входом элемента И 97, вторым входом элемента ИЛИ 99 и группой входов элемента И 96. Выход элемента И 95 соединен с входом элемента И 96, выход которого соединен с вторым входом элемента ИЛИ 98.Выход элемент ИЛИ 98 соединен с вторым входом элемента И 97, выход которого является выходом...