G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1425646

Опубликовано: 23.09.1988

Автор: Аверин

МПК: G06F 3/14, G06G 1/14

Метки: информации, лучевой, отображения, трубки, экране, электронно

...(или штриховой)подсвет контура знака.При регенерации кода знака с частотой Г Ф 50 Гц, т.е. при опросемикропрограммы знака 50 раз в секундуобеспечивается восприятие знака наэкране ЭЛТ статичным,На управляющий вход 13 включенияпризнака фона вверх подается разрешающий потенциал. С выхода счетчика 8импульсы частоты Г подаются на второй распределитель 9 импульсов, гдеопреобразуются в серию из и сдвинутыхимпульсов с периодом Т = 1/Г. С первого по и-й импульсы серии Гпоступают соответственно на входыпервой группы с первого по и-й элементов И первой группы 10, где селектируются одноименными импульсами серии Е и собираются на элементахИЛИ 16,В результате на выходе 15 образуется последовательность импульсов сдлительностью Т = 1/Г, с...

Номер патента: 1425647

Опубликовано: 23.09.1988

Авторы: Голик, Королев, Чипига

МПК: G06F 3/153, G09G 3/32

Метки: вывода, информации

...значения, то единичный сигнал появляется на выходе первого компаратора 7 и поступает.на инверсный вход первогоэлемента 12 запрета, запрещая темсамым прохождение через него единичного сигнала с второго выхода компаратора 8. Единичный сигнал с выходакомпаратора 7 проходит через элемент ИЛИ 11 на первый вход первого элемента И группы 15. Аналогично описанному выше, на К-выходе дешифратора 5 формируется нулевой потенциал, соответствующий входному сигналу. На первые входы третьих элементов И в каждой группе блока 16 элементов И подан единичный сигнал с выхода компаратора 7. На вьгходе третьих элементов И . групп 1-(К) блока 16 элементов И появляются единичные сигналы, которые поступают на третьи входы соответствующих ячеек матричного...

Номер патента: 1425648

Опубликовано: 23.09.1988

Авторы: Стефанов, Фатхи

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...поступают различные логические сигналы,формируя иа выходе элемента НЕРАВНОЗНАЧНОСТЬ 21 сигнал ".Лог. 1", сигнализирующем о наличии константнойнеисправности в многофункциональномлогическом модуле.Например, при возникновении неисправности типа константа нуля навыходе элемента И 6 на входном наборе Х 1 Х 2 ХЗ и при значении сигналовнастройки Х 4 = 0 и Х 5 = 0 на информационном выходе 14 устройства присутствует сигнал нЛог 0", так как нина одном из выходов элементов И 6-8не формируется сигнал "Лог,Параллельно с этим на выходах элементов И 16 и ИЛИ 20 присутствует сигнал "Лог.1". Значит на входы элемента НЕРАВНОЗНАЧНОСТЬ 21 поступают различные сигналы, что вызывает формирование сигнала "Лог, 1" на его выходе.Проанализировав функционирование...

Номер патента: 1425649

Опубликовано: 23.09.1988

Авторы: Громаковский, Светличная

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...все КП, соответствующие сос тоянию "Е" на каких-либо входах, из М входов перекодируются в КП, соответствующие логической "1", как в (2) и в (6) .Третья команда говорит о наличии недопустимого сочетания элементов, как в (3) на входах М, Третьи команды из формирователей 9 поступают на входы формирователя 14 признака недопустимого сочетания аргументов,На элементах И 27 группы собираются признаки для всех типов БФЭ, а мультиплексор 28 выбирают из них тот, который соответствует рассчитываемому в данный момент БФЭ типа,1, Этот55 признак поступает на выход 26 модуля.Первые и вторые команды с выходов формирователей 9 поступают на информационные входы соответственно перво 6496го 15 и второго 16 коммутаторов ко -манд, которые под воздействием...

Номер патента: 1425650

Опубликовано: 23.09.1988

Авторы: Богумирский, Цыганков

МПК: G06F 7/04

Метки: допусками, сравнения, чисел

...входе группы 11 элементов И. Заметим, что (ш-Ь)-й элемент И группы 10 не срабатывает, так как Ь(с влечет ш-Ьш-с.2. а(сЬ. При этом срабатывает (ш - Ь)-й элемент И группы 10 и появляется сигнал на нижнем информационном входе группы 10, Заметим; что Ь-й элемент И группы 9 не срабатывает.13. а 4 Ь 4 с. Из рассмотрения случаев 1 и 2 ясно, что Ь-й элемент И группы 9 срабатываеттолько, когда аЪ, а (ш - Ь)-й элемент И группы 10 - только когда Ьс Ни одно из двух условий в этом случае не удовлетворяется. Поэтому на верхнем и нижнем информационных входах группы 11 эле"ментов И поддерживаются нули, а насреднем - единица.Таким образом, в группе 9 открываются только те элементы И, которымсоответствуют числа, меньше а. Вгруппе же 10 открываются только...

Номер патента: 1425651

Опубликовано: 23.09.1988

Авторы: Василькевич, Крищишин

МПК: G06F 7/04

Метки: фильтрации, экстремальной

...уровень логической единицы, если число на выходе коммутатора 15 больше (меньше припоиске минимума), чем в регистре 9, 1425651соединены с первыми группами входов соответственно первого и второго сумматоров, выходы знаковых разрядов которых соединены с входами первого элемента ИЛИ, выход переполнения первого счетчика соединен с входом первого одновибратора, выход которого через первый элемент задержки соединен с первым входом второго элемента ЕЛИ, выход которого соединен с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с входами установки первого регистра в единичное и нулевое состояния, выходы разрядов которого являются информационными выходами устройства и соединены с первой группой...

Номер патента: 1425652

Опубликовано: 23.09.1988

Авторы: Крылов, Полищук, Шубина

МПК: G06F 7/06

Метки: массива, упорядочения, чисел

...первое число(13), а по адресу первого числа (1), аксимальное число (15), т.е. после1-го цикла сравнения в ЗУ имеетсяследующая последовательность чиселАдрес 1 2 3 4 5Число 15 11 2 14 13торой цикл сравнения:1-й такт - считывается (в регистр) третье число (12), сравниваетсяв схеме 10 сравнения) с вторым чис,ом (11) и запоминается максимальноез двух чисел (12 в регистре 4) и егодрес (3 в регистре 5),3-й такт - считывается (в регистр30) четвертое число (14), сравниваетсяв схеме 10 сравнения) с максимальнымиз двух чисел (12 в регистре 4) изапоминается максимальное иэ трех чисел (14 в регистре 3) и его адрес 35(в схеме 10 сравнения) с максимальнымЙз трех чисел (14 в регистре 3) и эапоминается максимальное иэ четырехчисел (14 в регистре 3) и...

Номер патента: 1425653

Опубликовано: 23.09.1988

Автор: Партала

МПК: G06F 7/06

Метки: ранжирования, чисел

...с момента пуска, то наэлемент 32 задержки импульсы подаются с элемента ИЛИ 31, т.е. либо тактовые импульсы с элемента И 22, либо импульсы триггера 27 с элемента И 29. Когда заканчивается перебор , адресов, счетчик 7 по выходу переНол иения сбрасывает триггеры 18 и 20 (фиг. 3 л), триггера 24, 27 и 28блокируются и на всех выходах блока 2, 10 (кроме 39) устанавливаются нули. Блок 2 переходит в режим ожидания следующего импульса пуска с входов 1,В режиме очистки(обнуления) блока 6 на четвертый вход блока 2 подается импульс с входа 12 на Я-вход триг-гера 19, На выходе триггера 19 появляется "1", которая переводит коммутатор 4 в положение, когда на входы блока 6 подаются нули. Одновременно та же "1" через элемент ИЛИ 26 вклю,чает режим...

Номер патента: 1425654

Опубликовано: 23.09.1988

Авторы: Булычев, Коротун, Таран, Хуторцев

МПК: G06F 7/06

Метки: данных, наборов, отождествления

...который можно проводить непосредственноза первым, При этом импульс поступает на вход34 устройства, Он запускает генератор импульсов (через элемент ИЛИ 31),переводит в нулевое состояние триггер 28, тем самым, обеспечивая прохождение импульсов от ГИ на инверсный вход 33 коммутатора 7, переводит триггеры 27 блоков 3,3 вединичное состояние (триггеры 25 после первого этапа во всех блоках 3,,3 находятся в нулевом состоянии), обеспечивает подключение (через элемент ИЛИ 6) к дефлектору 14регистров блока 2,.Первый импульс от генераторов импульсов, поступая на управляющий входкоммутатора, обеспечивает подключение к дефлектору 13 регистров блоков1 и через синхронизатор 15 и модуляторы 11 и 12 обеспечивает формирование двух последовательных...

Номер патента: 1425655

Опубликовано: 23.09.1988

Авторы: Нелуп, Сабельников, Семотюк

МПК: G06F 7/38

Метки: операционное

...одиниз входов блока 7 элементов И, на выходе блока 8 па 55 мяти, под управлением счетчика 9 в 1-ом такте работы появляется соотВе тствующе е значение маски и по ступает на другой вход блока 7 элементов И и третий информационный вход мультиплексора 4.Таким образом, на один вход арифметико-логического блока 2 поступает сдвинутый замаскированный код, а на другой - замаскированный код. В арифметико-логическом блоке 2 происходит их сложение и полученный результат записывается в накапливающий регистр 1.По окончании последнего такта работы в накапливающем регистре 1 получено двоичное число, которое соответствует количеству единиц,в исследуемом коде,Для произвольной длины двоичндго кода и количество тактов работы по подсчету числа единиц в...

Номер патента: 1425656

Опубликовано: 23.09.1988

Авторы: Камельчук, Червяков, Шайкин

МПК: G06F 7/38

Метки: арифметическое

...5, и потактовому импульсу, поступающемучерез элемент И 13, так как на егодругом входе имеется потенциал логической единицы с входа 10, и элементИЛИ 19 на вход записи сдвиговогорегистра 5, результат (а+Ь) в (а-Ь)записывается в данный регистр. Второйтактовый импульс также переводит сумматоры-вьчитатели 1 и 3 в режим сложения, пройдя по цепи; элемент ИЛИ12, лемент И 15, счетный вход триггера 21.По третьему тактовому импульсу,поступающему через элемент И 14, навход сдвига сдвигового регистра 5,происходит сдвиг на два разряда вправо значения, записанного в сдвиговомрегистре 5, что соответствует делениюна четыре, и полученное произведениепоступает на выход 9 устройства, таккак на другой вход блока 6 элементовИ поступает сигнал через...

Номер патента: 1425657

Опубликовано: 23.09.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...8 наПЗУ по соответствующей таблице истинностС помощью вычитателя 9 старшиек+5 разрядов двухрядного кода остаткаприводятся к однорядному коду. На выходах 29 вычитателя 9 образуется эна 20чение 1+4 младших разрядов иэ +5формируемых в вычитателе 9 разрядов.Блок 10 умножения комбинационноготипа и осуществляет перемножениедвух чисел; %+4)-разрядного, поступающего на входы его первой группыс выходов 29 вычитателя 9, и (к+2)- разрядного, подаваемого на входы еговторой группы с выходов 28 узла 8,На выходах 31 блока 10 умножения об)аэуется 1 старших разрядов произве 30дения в однорядном коде (один разрядслева от запятой, остальные справаот запятой). Как и блок 5 умножения,блок 10 умножения может быть реализован любым иэ известных способов.35...

Номер патента: 1425658

Опубликовано: 23.09.1988

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...код если на входе Ч присутствует единичный сигнал. На выходе сумматора 15 формируется либо сумма, либо разность кода .с регистра 16 и входного кода, которая тактовым сигналом на входе С записывается в регистр 16. Так как Б больше, чем и,на старшие М-и разрядов сумматора 15поступает старший знаковый разрядкода с выхода элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14. При подаче на вход К импульсного сигнала регистр 16 зануляется ность сумматора 18 равна ш, при этомесли кш, то на вход второго числасхемы 7 сравнения подаются только, 1425658Устройство работает следующимобразом,На входы 8-10 подаются коды числителя а множителя, множимого А и знаменателя Ь множителя, а на вход 12тактовые импульсь 1 с периодом T . После включения устройства на вход...

Номер патента: 1425659

Опубликовано: 23.09.1988

Авторы: Боборыкин, Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...Ь сомножителя В 1.На выходе элементов И 92-9.(п)формируются старшие разряды различных 40 по весу разрядов частичных произведе- ний аЬ,аЬ . аь -с, 1, а,ь-ы ) На сумматорах 21.1-21. они суммируются соответственно со значениями промежуточной суммы частичньд произведений и результат записывается во вторые триггеры 36.и 42 переносов и сумм распределительньк ячеек 12.1- 12.1.По синхросигналу с (1+1)-го такта в младший разряд регистра 14 и в первый триггер 15 записывается значение.разряда Ь (,)сомножителя В 1, в каждый следующий до (д+1)-го разряда регистра 14 сдвигается значение поступивших в предыдущих тактах раз-. рядов сомножителя В 1, в Я+1)-й разряд регистра 14 сдвигается значение разряда Ья сомножителя В 1. 59 8ся на сумматоре 19 со...

Номер патента: 1425660

Опубликовано: 23.09.1988

Авторы: Золотовский, Коробков, Соловьева

МПК: G06F 7/52

Метки: деления

...образом(таблица).Т,е. выбранные К разрядов периодически повторяются на выходахмультиплексора 7, начиная со старшихразрядов, Сигналы с выходов мультиплексора 7 через группу элементов ИСКЛЮЧАЮЦЕЕ ИЛИ 8 поступают навходы сумматора 6 и мультиплексора 9.Элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 8 управляются элементом ИЛИ 10, Если старшиеразряды сумматора 3 не равны нулю,элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 8 инвертируют значения выходов мультиплексора 7, Если значения старших разрядовсумматора 3 равны нулю, на выходахэлементов ИСКЛЮЧАЮЦЕЕ ИЛИ 8 формиуются нули. Мультиплексор 9 выбирает К младших разрядов слова на выходах элементов 8, Во всех старшихразрядах генерируют нули, С выхода11 считывается частное от деления, свыхода 2 - остаток,Устройства работает...

Номер патента: 1425661

Опубликовано: 23.09.1988

Авторы: Золотовский, Коробков, Семерникова

МПК: G06F 7/548

Метки: вычисления, запятой, плавающей, тригонометрических, функций

...в третий выходной регистр 24. С выходов 25-28 считывается результат.Пусть теперь -7) П -16. В этом случае потребуется три цикла. Цикл 1. Первый коммутатор 7 выбиРдрает рх2 1, второй коммутаторбх14 выбирает - р х 2 . В умножи2.5 теле 17 формируется произведение1 й фяких 2. , которое помещается впервый регистр блока 16 регистров.Цикл 2. Первый коммутатор 7 выбирает Р х, Второй коммутатор 14 вы 1 йобирает 2 ф 4 х 2 , и начинается их перемножение. За время пере,множения третий коммутатор 15 выбира 115 ет 1,0, из блока 16 регистров вы 11бирается -- с х 2 и они вычи 2Фтаются. Полученная разность с выходапервого сумматора 18 записывается20 в первый выходной регистр 20, Сфори иьмированное произведение -1- с х 22записывается в первый...

Номер патента: 1425662

Опубликовано: 23.09.1988

Авторы: Андреев, Леухин

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...из двух старших Разрядов подкоренного выражения после его загрузки в регистр 3 имеется единица, переключения ТК-триггера 12 по спаду импульса запуска не происходит, а сам импульс запуска после появления высокого уровня сигнала на выходе первого элемента ИЛИ 4 про ходит через элемент И 15 и своим спадом запускает первый формирователь 16 одиночных импульсов, вырабатываемый которым импульс, пройдя через пятый элемент ИЛИ 17, устанавливает КЯ-триггер 2 и запускает регистр 19 последовательных приближений на цикл работы, в котором осуществляется непосредственно извлечение квадратного корня, но уже неЭ 5 из исходного аргумента, я из числа, равного произведению исходного аргумента ня коэффициент 4, где щ - число пяр сдвигов исходного...

Номер патента: 1425663

Опубликовано: 23.09.1988

Автор: Миронов

МПК: G06F 7/552

Метки: извлечения, квадратного, квадратов, корня, суммы

...выходах которых вырабатываютсясоответственно величиныа =тех 1 х(; у)1;, ь =алп (1 х; у)1А = (х + уг)Величины а и 1/2 Ь с выходов соответственно блоков 3 и 4 поступают на первый и второй информационные входы первой группы входов коммутатора 7, который соединяет первую группу входов со своими выходами по сигналу, б поступающему на управляющий вход -с второго выхода распределителя 9 импульсов, В сумматоре 8 вырабатывается величина 1Е = а + -Ь начальногооприближения результата Е= ххз е у .После вычисления начального приближения Е, начинается итерационный процесс уточнения результата в соответствии с формулой Герона (1),Для этого на пятом и третьем выходах распределителя 9 импульсов вырабатываются серии сигналов. Коли.чество сигналов в серии...

Номер патента: 1425664

Опубликовано: 23.09.1988

Авторы: Панкрушин, Степанов

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...для извлечения корня из суммы квадратов двух чисел содержит схему 1 сравнения, коммутаторы 2 и 3, блок 4 памяти, первый дели,тель 5 первый 6 и второй 7 умножи,тели, сумматор 8, третий умножи ;тель 9, второй делитель 10, четвертый умножитель 11, вычитатель 12.Работа устройства основана на истользовании алгоритма приближенного2 220 вычисления А + В и заключается в замене Аункции суммирование результата С и числа А в сумматоре 8. В делителе 1 О производится деление результата С на С+А. В умножителе 11 производится переСмножение результатов -- и С ф . В выС+Ачитателе 12 производится вычитание результата А+С и --с выхода коА+Сторого считывается результат.Формула и з о б р е т е н и яУстройство для извлечения квадратного корня из суммы...

Номер патента: 1425665

Опубликовано: 23.09.1988

Автор: Миронов

МПК: G06F 7/556

Метки: логарифмический, цифровой

...сдвигателя 4 вырабатывается нормализованный аргумент Ц, код которого записывается в регистр 5 нормализованного аргумента. Код характеристики К в выходной регистр 1 О и нормализованного аргумента У в регистр 5 нормализованного аргумента записывается по сигналу, вырабатываемому на третьем выходе распределителя 11 импульсов.По сигналу с четвертого выхода распределителя 11 импульсов, поступающему на управляющий вход блока 8 деления в последний поступает делитель П + т эс второго выхода регистра 52нормализованного аргумента и величины Ар иэ второго блока 7 памяти по адресу, вырабатываемому на первом выходе регистра 5, На выходе блока 8 деления вырабатывается величинаН+НА / в . По сигналу с пятого выхода распределителя 11 импульсов,...

Номер патента: 1425666

Опубликовано: 23.09.1988

Авторы: Евстигнеев, Кошарновский

МПК: G06F 7/72

Метки: арифметическое, модулю

...устройства соответственно.Вычитание (а - Ь) может быть выполнено двумя способами. При первом1способе считаем, что операнд Ь поф 35ступает на вход 2 в дополнительном (обратном) коде, Тогда операциявычитания полностью аналогична операции сложения,При втором способе сначала произ Оводится формирование дополнительногокода второго операнда Ъ;, а затемвыполняется операция сложения. Формирование дополнительного кода производится в течение одного такта, в котором подаются сигналы на входы 23 и 25устройства.На вход 2 устройства перед началом операции подается Ь;, навход 26 - установочный сигнал. Послеполучения в модульном сумматоре 14 до.полнительного кода Ъ , производитсясложение а с дополнительным кодом Ь,так как это было описано...

Номер патента: 1425667

Опубликовано: 23.09.1988

Авторы: Стальной, Шуцко

МПК: G06F 17/16, G06F 9/32

Метки: адресов, матрицы, формирования, элементов

...а 2 и т,д.После окончания формирования всех адресов матрицы количество адресов равно произведению щ х и, с первого выхода 10 блока 9 вырабатывается55 сигнал конца цикла, устанавливающий регистры 2 и 7 в нулевое состояние, а по следующему тактовому импульсу 5 схема приходит в исходное состояние и на выходе 12 блока 9 формируется сигнал, разрешающий прием следующей команды. Количество тактовых импульсов для формирования адресов массива и приведения схемы в исходное состояние равно (щ х п) + 2.Рассмотрим два варианта формирования адресов массива матрицы щ=З,.п=З, А=10, имеющей вид1 2 34 5 67 8 91, Матрица не транспорнированная Тр=0, на выходе 11 ПЗУ 9 сформированы адреса элементов матрицы: а 1=1, а 2=2, а 3=3, а 4=4, а 5=5, а 6=6, а 7=7, а...

Номер патента: 1425668

Опубликовано: 23.09.1988

Авторы: Богатырев, Иванов, Щеглов

МПК: G06F 9/50

Метки: многоканальное, приоритета

...захвата магистрали появляется низкий потенциал. Высокий потенциал элемента И-НЕ 11 восстанавливает в исходное состояниеэлемент И 4 (высокий потенциал), который в свою очередь восстанавливаетв исходное состояние элемент НЕ 6(низкий потенциал) - устройство в исходном состоянии, В случае, если до появления на входе 13 устроиства запроса на захват магистрали низкого потенциала появляется высокий потенциална входе 17 устройства (т.е, уже выбран другой канал устройства), тоэтот потенциал вызывает появлениенизкого потенциала на элементе ИЛИ 3,этот потенциал на элементе И 4, ко торый вызывает появление положительного потенциала на элементе НЕ 6, который не разрешает. появления на элементе ИЛИнизкого потенциала, покасуществует высбкий...

Номер патента: 1425669

Опубликовано: 23.09.1988

Авторы: Захаров, Миронов, Свердлов

МПК: G06F 9/50

Метки: обращения, общей, памяти, приоритетного

...запроса. При необходимостиобращения к общей памяти процессорвыдает в устройство сигнал запроса иадрес требуемого модуля памяти соответственно на входы 14 и 15. В случаепоявления на входах 14 указанных сигналов (в виде логических единиц) влюбой комбинации они проходят черезгруппу элементов И 1 и поступают навходы блока 2 и элемента ИЛИ 6. Соответственно самому приоритетному запросу блок 2 по соответствующему выходу вьщает сигнал подтверждения запроса, который поступает на самый приоритетный процессор, подавший запрос,Кроме того, по этому сигналу коммутатор 3 пропускает на вход дешифратора4 соответствующий адрес модуля памяти, который продешифруется в сигналобращения к адресному. модулю,Кроме того, как указывалось...

Номер патента: 1425670

Опубликовано: 23.09.1988

Авторы: Ткаченко, Туравинин

МПК: G06F 13/36, G06F 9/50

Метки: информации, источников, магистрали, многоканальное, общей, подключения, приоритетного

...выходов 1), Формирование кода на выходах 1 происходит последовательно,начиная со старшего разряда. Еслив старшем разряде кода приоритетана группе входов 16 блока 31 присутствует логическая единица, то срабатывает соответствующий элемент И 37,в результате чего на соответствующийвыход выдается единица, Предполагается, что каждый из выходов 1 реализует функцию проводное ИЛИ по отношению к сигналам логических единиц.Другими словами, логическая единица,сформированная, например элементомИ 37, передается в линию независимо от состояния выходов аналогичных элементов И, расположенных в других каналах 3, Таким образом, на этот выход выдают единицы все те блоки 31, у которых на входе старшего разряда присутствует логическая, единица. Блоки31, у...

Номер патента: 1425671

Опубликовано: 23.09.1988

Авторы: Надедов, Писаренко

МПК: G06F 9/50

Метки: задач, процессорам, распределения

...сравнения следу ющих разрядов кода (инверсного или прямого).После процедуры сравнения старших разрядов инверсного или прямого кодов происходит подача импульса сдвига на третий синхронизирующий вход 28 устройства в результате чего в сдвигающих регистрах 1 происходит сдвиг кодов на один разряд, и процесс сравнения очередных разрядов продолжается, и т,д. до тех пор, пока число таких сдвигов и сравнений не будет равно числу М, о чем свидетельствует сигнал переполнения счетчика 19, Сигнал переполнения счетчика 19 поступает на первый вход блока элементов И 18, выходы которого подсоединены к входам регистра 17, К моменту появления сигнала переполнения на выходе счетчика 19 заканчивается процесс определения максимального кода (или кодов, если их...

Номер патента: 1425672

Опубликовано: 23.09.1988

Авторы: Крышев, Тарасов

МПК: G06F 9/50

Метки: вычислительной, задач, многопроцессорной, распределения, системе

...генератора 6 логическая "1" из разряда регистра 7 переходит в следующий 20 разряд этого регистра. Описанный процесс происходит до тех пор, пока на выходе одного из элементов И группы 8 не будет сАормирована логическая1, которая через элемент ИЛИ 9 по ступает на разрешения сдвига регистра 7 и запрещает тем самым дальнейший сдвиг логической "1" в разрядах регистра 7 При этом на выходе элемента И группы 8 также поддерживается логическая "1". Такая ситуация возможна лишь в случае, когда на выходе элемента И группы 16 поддерживается логическая "1", что свидетельствует о том, что соответствующий процессор сохраняет работоспособность и либо находится в разрезе, либо решает неосновпую задачу.Пусть в системе происходит отказ какого-то...

Номер патента: 1425673

Опубликовано: 23.09.1988

Авторы: Белан, Глинин

МПК: G06F 9/50

Метки: переменного, приоритета

...на выходе 15 информирует о том,что произошла ошибка - в регистр 2занесена запрещенная комбинация.Единичный сигнал .с выхода элементаИЛИ 13 поступает также на управляющий вход шифратора 5, блокируя появление информации выхода 7, а такжечерез элемент ИЛИ 14 проходит на единичный вход триггера 10. Элементы И8 открыты сигналом с единичного выхода триггера 10. Одновременно единичный сигнал с выхода первого элемента ИЛИ 13 поступает на вход установки в нульрегистра 2, Ошибочныйкод сброшен, т.е. исправлен на код 000, 142567345 При коде управления 000 на выходеэлемента ИЛИ 13 устройства имеетсянуль и, следовательно, с управляющего входа шифратора 5 снят сигнал,запрещающий появление информации навыходах.7, Так как код управления000 обеспечивает...

Номер патента: 1425674

Опубликовано: 23.09.1988

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, контролируемое

...контроля устройства.На чертеже приведена функциональная схема контролируемого арифметического устройства.Контролируемое арифметическое устройство содержит регистры 1 и 2 сдвига, сумматор 3, регистр 4 результата, блок 5 сравнения и вход 6 задания режима работы контролируемого арифметического устройства.Контролируемое арифметическое устройство работает следующим образом,Работа состоит из двух тактов - рабочего и контрольного. В рабочем ;такте на вход 6 задания режима работы контролируемого устройства подается нулевой сигнали-разрядные операторы поступают на регистры 1 и 2 сдвига, с выходов которых подаются на входы первого и второго операндов сумматора 3 (в (и+1)-х разрядах регистров 1 и 2 сдвига имеются нулевые сигналы). 15 25 30 35 40 45...

Номер патента: 1425675

Опубликовано: 23.09.1988

Автор: Самчинский

МПК: G06F 11/00

Метки: имитатор, канала

...ИК синхронизируется другим ИК,получая по шине 13 сигнал начальнойустановки и передавая его в блок 3через элементы И 80 и ИЛИ 79.40Блок 3 управления (фиг,10) можетбыть реализован в виде микропрограммного автомата, на граф-алгоритмекоторого (фиг,11) в кружках изображенадрес ячейки ПЗУ 109, в которой хранится микрокоманда, дугами изображены переходы из одного состояния вдругое,Мультиплексор 108 предназначендля. реализации условных переходов.ПЗУ 109 служит для хранения наборамикрокоманд, Выходной регистр 110предназначен для устранения разброса времени выборки различных адресных разрядов ПЗУ, Информационные входы мультиплексора 108 соединены с шинами входных сигналов устройства упправления, т,е. сигналов, по которымосуществляются...