G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1430957

Опубликовано: 15.10.1988

Авторы: Рябцев, Чернышев

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...шин блока 23 памяти тестовых наборов, .коммутаторы 27 и 28 устанавливаются в состояние коммутации на выход соответственно блока 22 памяти масок каналов и блока 24 памяти кодов управления коммутатором входов - выходов.Элементы И 29 - 31 устанавливаются в состояние, разрешающее прохождение синхросигналов занесения в регистры 32 " 34 блока 5 обмена с контролируемым цифровым блоком,Затем запускается блок 18 синхронизации, который обеспечивает выдачутактовых импульсов, поступающих навходы блока.3 микропрограммного управпения и блока 4 реконфигурации памяти. Кроме того, блок 18 синхронизации вьщает импульсы на входы счет,чика 25 слоев памяти и для обеспечения стробирования принимаемой информации с выходов контролируемого цифрового блока....

Номер патента: 1430958

Опубликовано: 15.10.1988

Авторы: Галкин, Квашенников

МПК: G06F 11/26

Метки: блоков, цифровых

...сигнал разрешения на уста-. новочный вход счетчика 23, который считает импульсы, поступающие с синхровхода 21, При достижении определенного числа, через время, необходимое для выдачи теста генератором 2 тестов в контролируемый блок б, сигнал с выхода счетчика 23 поступает на вход элемента ЗИ-ИЛИ 27 и переключает счетчик 26. На третьем выходе счетчика 26 формируется сигнал "Обработка", который поступает на выход 13 и вход элемента ЗИ-ИЛИ 27. Инверсный третий выход счетчика 26 является разрешающим по установочному входу счетчика 28, На счетный вход счетчика 28 поступают импульсы с синхровхода 21. При достижении определенного времени, необходимого для обработки теста контролируемым блоком 6, сигнал с выхода счетчика 28 поступает на...

Номер патента: 1430959

Опубликовано: 15.10.1988

Авторы: Кизуб, Розенблюм

МПК: G06F 11/28

Метки: микропрограмм, хода

...код, запрещающий модификациюкода контроля, установленного на входе 26 устройства, в блоке 9 с выходовблока 11 элементов И и третьего элемента И 16, На входе 27 разрешенияконтроля условных переходов устройства устанавливается код "1", открьвающий по второму входу второй элементИ 15 и обеспечивающий передачу считы ваемого под управлением входа 23 устройства бита логического условия свыхода блока 8 через второй элемент И 15 на второй вход элемента ИЛИ 2Так,как на первом входе элемента ИЛИ 12 устанавливается код "0", то (вследствие маскирования выхода первого элемента И 14 по его второму входу с входа 24 управления режимами устройства) управление мультиплексором 2 осуществляется битом указанного логического условия. При нулевом бите...

Номер патента: 1430960

Опубликовано: 15.10.1988

Авторы: Бек, Тимонькин, Ткаченко, Харченко, Чернышов

МПК: G06F 11/28

Метки: программ, хода, эвм

...единичным сигналом,формируемым на выходе 7.2 дешифратора б при подаче соответствующего кода адреса на шине 29.Режим г. Бля перехода в данный режим триггер 10 переводится в единичное состояние сигналом, поступающим с шины 30 данных и синхронизируемым импульсом на выходе 7,4 дешифратора 6, который выдается при появлении на шине 29 ацреса соответствующего кода. В результате открываются элементы И 1 б и 17.Далее на шине 29 последовательно задаются адреса всех ячеек памяти. Из блока 1 памяти поочередно считываются коды К.,Ки П, .Если при этом возникнет ситуация, когда К.=О (поле 1,2), которой соответствует единичный сигнал на выходе элемента ИЛИ-НЕ 25, и П,= (поле 1.3), то на выходе элемента И 16 сформируется сигнал...

Номер патента: 1430962

Опубликовано: 15.10.1988

Авторы: Калиш, Каневская, Ткаченко, Хетагуров

МПК: G06F 15/00

Метки: вычислительное

...буферной памяти. Информация, которую нужно передать из д-гопроцессора 1 в (х+1)-й процессор 1,поступает с выходов х-го процессора 101 по цепям 22 (т,е, по первому информационному выходу процессора) на ин-формационные входы х-го регистра 2,а (+1)-й процессор 1 считывает ее с,выходов регистра 2 на свои информаци оиные входы по цепям (первому информационному входу процессора) 17, Управление конвейерной передачей информации иэ -го процессора 1 в (+1)-йпроцессор 1 осуществляют х-й триггер 20 3 и х-й дешифратор 4, На первый вход-го дешифратора 4 поступает сигналзаписи информации в -й регистр 2 иэх-го процессора 1 (цепь (выход) 20).На второй вход -го дешифратора 4 поступает из (+1)-го процессора 1 сиг.нал чтения информации, записанной вх-ом...

Номер патента: 1430963

Опубликовано: 15.10.1988

Авторы: Герасимов, Петров, Сафьянников

МПК: G06F 17/10

Метки: функциональный, цифровой

...аргумента, выражение 1 с,Нпредставляет собой нормированное значение М аргумента Х,.Следовательноо 1 хНа суммирующий вход блока 5 вычитания с входа 1 в среднем за период поступления кода аргумента поступает частота Г М. Благодаря фазированию опорных последовательностей, поступающих с входом 1 О и 11, на выходе элемента ИЛИ 6 будет сформирована импульсная последовательность со средней частотой Г,И ,+ Г, поступающая на вход двоичного умножителя частоты.На суммирующий вход счетчика 3 поступают импульсы аргумента с выхода блока 5 вычитания, на вычитающем входе которого импульсы отсутст" вуют в момент начальной установки. Под воздействием растущего управляющего кода счетчика 3 на входы элементов И 8 и 9 начнут поступать импульсы со средней...

Номер патента: 1430964

Опубликовано: 15.10.1988

Авторы: Карташевич, Курлянд

МПК: G06F 17/14

Метки: вычисления, двойным, разрешением, сигналов, спектра

...обнуляются, а триггер24 переводится в единичное состояние,На управляющем. входе четвертогоблока 13 коммутаторов устанавливается уровень логической "1", в результате чего на второй вход сумматора7 поступают коды с первого выхода второго регистра 1 б сдвига, Кроме того,высокий логический уровень на управляющем входе блока 5 постоянной памяти выбирает область памяти, в которой записаны экспоненциальные множители с отрицательным знаком, что позволяет перевести устройство в режимвыполнения итераций ОБПФ, Переднийфронт сигнала с выхода переноса второго счетчика 18 операндов устанавливает .триггер 22 блока управления вединичное состояние, при этом выходпереноса второго счетчика 18 операндов подключается через элемент И 23к входу второго...

Номер патента: 1430965

Опубликовано: 15.10.1988

Авторы: Каневский, Каустов, Овраменко, Синчук

МПК: G06F 17/17

Метки: вычисления, свертки

...вычислительных блоков и (1,=1) элементов, памяти, В регистре коэффициента вычислительного блока .1.К хранится коэффициент Ь(1,-1+1, 1).Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и вре-мя записи в первый регистр 4 результата каждого иэ вычислительных блоков,второй такт - время задержки сумматоров и время записи во второй регистр результата.Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета У(1.,К). Вычисление 7(1 К) начинается в первом цикле 1-ым вычислительным блоком и заверщается в 1,-)М+-ом цикле вычислительным блоком.1.,.Формула...

Номер патента: 1430966

Опубликовано: 15.10.1988

Автор: Брайнина

МПК: G06F 17/18, G06G 7/52

Метки: адаптивный, анализатор, выбросов, площадей, процессов, случайных

...установлен автоматически опгимальньгй коэффициент К; с10 усиления по напряжению регулируемого усилителя 8, автоматически выбран коэффициент Крр деления управляемого делителя 11 частоты, пропорциональный средней площади выбросов, который задает оптимальную ширину дифференциального коридора.Усиленный случайный сигнал с вы" хода управляемого усилителя 8 поступает одновременно на первые входы блоха 1 вычитания и порогового блока 13, В блоке 1 вычитания, выполненном на основе операционного усилителя, происходит вычитание из сигнала Х(й), поданного на суммирующий вход, порогового уровня Ч,н, , поданного на инвертирующий вход операционного усилителя с единичным коэффициентом усиления, На выходе блока 1 вычитания возникают выбросы...

Номер патента: 1430967

Опубликовано: 15.10.1988

Авторы: Баранник, Киселевский, Лобко, Поливанов, Ткачев, Фоменко

МПК: G06F 17/27

Метки: отношений, реляционных, умножения

...адрес второй строки - кортежа отношения В ) и изо блока 3 памяти в регистр 5 принимается вторая строка - кортеж отношения В, Затем снова считывается очеред-. Э 0 ная микрокоманда, выдающая сигнал на выходе 39 блока 34 управления, вследствие чего в регистр 8 записывается вторая строка - кортеж отношения П. По следующей микрокоманде с выхода 40 блока 34 управления поступает сигнал, по которому с регистра 8 на выходе устройства может быть считана вторая строка произведения П (Р Э 31). В том случае, если последний служебный разряд 6 регистра 5 равен единице, то появляется сигнал с выхода элемента И 21 через элемент ИЛИ 31 и адрес следующей микрокоманды увеличивается на единицу 45 При этом из регистра 58 считывается микрокоманда, по...

Номер патента: 1430968

Опубликовано: 15.10.1988

Авторы: Гутник, Павлов, Полковников, Штовба

МПК: G06F 17/00

Метки: надежности, объектов, показателей

...выражения условие возбуждения выхода элемента И 13 имеет вид На основе этого соотношения построены схемы поразрядного сравнениякаждой ячейки памяти, а разрядные 10линии информационной шины 8 подключа"ются к инверсным выходам блокапамяти.Регистр 14 предназначен для записи результатов сравнения кодов минимальных путей с кодами тех состоянийобъекта, которые накрываются даннымипутями.Блок сумматоров 6 предназначендля подсчета числа М рабочих состояний объекта при К исправных элементах.Устройство работает следующим образом,В исходном состоянии в блок 1 па Бмяти заносятся коды минимальных путей, а в вычитающий счетчик 2 адресачисло ш+1. В блок 5 ассоциативногозапоминающего устройства записывается 12 двоичных кодов, соответст - 30вующих...

Номер патента: 1432491

Опубликовано: 23.10.1988

Авторы: Ваврук, Равский

МПК: G06F 1/02

Метки: генератор, периодической, функции, цифровой

...После поступления первого импульса на вход счетчика 3 ца выходе умножителя 17 - "1)" после второго - "1", третьего - "2" и т.д, Тогда при первой гармонике на входе 19 и на выходе сумматора 14 Формируются значения О 918 при второй - 0,17,34.и т,д, В занисимости от состояния выходов шифратора 6 иэ блока 15 памяти считываются значения г 1 пР и с".,г;.После выдачи значений Фуцкций нг.Р(соэц) по всем отсчетам эа времяТ следующий импульс с первого выхода блока 1 синхронизации устанавливает счетчик 4 в состояние 1:+ (1+1=2), т,е, на выходе сумматора 14 Формируются адреса 0,10,20 (для первой гармоники). Счетчик 3 ведет счет до 2 -1 (н нашем случае -31). Раэрядность счетчика 4 н общем случае может быть любой в зависимости от количестна...

Номер патента: 1432492

Опубликовано: 23.10.1988

Автор: Мамедов

МПК: G06F 1/04

Метки: времени, генерации, меток

...до тех пор, пока по входу 19 не поступит сигнал. При этом триггер 12 устанавливается в "О", элементы И 2 и 4 закрываются, и устройство прекращает работу.Возможны две аварийные ситуации. На первом этапе работы устройства возможно переполнение счетчика 9, При этом с его выхода переполнения сигнал через элемент ИЛИ 15 устанавливает триггер 11 в "1", и на выходе 23 устройства возникает сигнал Ошибка" Помимо этого на втором этапе работы устройства в случае несвоевременной реакции вычислительного комплекса на сигнал "Готовность" на выходе 22 устройства повторный сигнал с выхода переполнения счетчика 7 проходит через элемент И 3, элемент ИЛИ 15 и также устанавливает триггер 1 ошибки в "1". При нормальной работе устройства на втором этапе...

Номер патента: 1432493

Опубликовано: 23.10.1988

Авторы: Белый, Давыдов, Котс, Линов, Савинова

МПК: G06F 1/04

Метки: автоматизированной, информации, перезапуска, системы

...вьгхсде АВ схемы 6 при -сутствует логическая единица), итактовые импульсы с выхода ГТИ 11 через элементы ИЛИ 3 и 2 увеличиваютзначение содержимого счетчика ч, Приэтом осуществляется последовательныйпросмотр регистров блока 1 памяти,Как только значение г. на первой группе выходов становится равно или превышает установленное время переза. -пуска (содержимое регистра 5) на выходе А ( В схемы 6 сравнения устанавливается сигнал логического нуля, который закрывает элемент И 14 и запрещает подачу тактовых импульсов ГТИ 11на счетный вход счетчика 4, .Пс сигналу логической единицы на выходе М Всхемы 6 сравнения оцнсв.,братор 8 через открытый элемент И 3 устанавливает триггер 9 в нулевое состояние,Сигнал логической единицы с инверсного входа...

Номер патента: 1432494

Опубликовано: 23.10.1988

Авторы: Гаркавенко, Якименко

МПК: G06F 3/00

Метки: ввода, изображения, эвм

...разрешает ра 25 ЗО 35 ао 45 50 55 боту блока 7 буферной памяти. В результате информация из нужной ячейки памяти поступает в ЭВМ для дальнейшей обработкиБлок 9 связи с ЭВМ формирует с задержкой относительно сигнала "К Ввод Н" сигнал "К СИП Н", который извещает ЭВМ, что информация выставлена в канал ЭВМ, принимает сигнал пК СИП Н, принимает данные иэ канала и снимает сигнал "К Ввод". Блок 9 связи с ЭВМ снимает сигнал "К СИП Н", завершая передачу данных к ЭВМ, по заднему фронту сигнала "К СИП Н" снимает сигнал "КСИАН", завершая канальный цикл "Ввод". Формула изобретения Устройство для ввода иэображения в ЭВМ, содержащее блок связи с ЭВМ, блок буферной памяти, регистр приема, счетчик адреса, блок управления, группа входов-выходов которого...

Номер патента: 1432495

Опубликовано: 23.10.1988

Авторы: Баранник, Ткачев, Фоменко

МПК: G06F 3/00

Метки: вывода, информации

...запись в него информации, поданной на шину 2. С появлением логической "1" на выходе первого элемента И 5, соединенного с управляющим входом счетчика 12, происходят запись информации с выхода регистра 11 в счетчик 12 и установка выхода переполнения счетчика 12 в логический 0. После окончания цикла вывода активное устройство снимает сигналы с линий 4 (СИА) и б (" Вывод" ), но состояние выходов регистров 7 и 11 продолжает сохраняться. Под воздействием сигналов СИА, подаваемых через линию 4 на счетный вход счетчика 12, содержимое последнего уменьшается. Если за программно заданный интервал времени не произведена новая выдача информации в регистр 7, на выходе переполнения счетчика 12 появляется логическая "1", которая, проходя...

Номер патента: 1432496

Опубликовано: 23.10.1988

Авторы: Борицкий, Крылов, Петрачкова, Хохлова

МПК: G06F 3/00

Метки: ввода, информации, многоканальное

..., заде жанная по отношению к переднему 30фронту синхронизирующего импульса навремя, определяемое задержкой 1, элемента 4, осуществляет сброс в нультриггеров 1. В момент окончания синхронизирующего импульса осуществляется сброс в нуль триггеров 2 с паузойдлительностью. Устройство готовоьк Работе.Единичный импульс, поступающий влучайный момент времени на вхопереводит по своему переднему Фронтутриггер 1 в единичное состояние. ВФ"трИггер 1 запись единичного уровня свхода осуществляется строго по переднему фронту приведшего на динамичес 4кий вход С импульса. В момент прихода переднего фронта синхроимпульса с входа 10 на С-вход второго триггера осуществляются перезапись информации из триггера 1 в 5 О триггер 2 и выдача ее на выход 9, Через...

Номер патента: 1432497

Опубликовано: 23.10.1988

Авторы: Грещук, Грицина, Самокиш

МПК: G06F 3/02

Метки: ввода, информации

...коммутационного элемента клавиатуры 1 на выход устройства. На соответствующих выходах блоков 2 и 6 элементов И-НЕ устанавливается уровень 5 логического "О" который блокирует последующие изменения информации на первых входах шифраторов 3 и 4, вызванное дребезгом контактов.При отпускании коммутационного элемента устройство приходит в исходное состояние,Формула изобретенияУстройство для ввода информации, содержащее клавиатуру, первый блок элементов И-НЕ, первый шифратор, одни выходы которого соединены соответст-; венно с группой входов первого блока элементов И-НЕ группа выходов которого подключена к соответствующим входам первой группы первого шифратора и является первой группой информационных выходов устройства, о т л и ч а ющ е е с...

Номер патента: 1432498

Опубликовано: 23.10.1988

Автор: Кишиневский

МПК: G06F 3/02

Метки: ввода, информации

...фильтрацию высокочастотной составляющей сигнала, т.е. обеспечивает защиту от прохождения "коротких" импульсов помехи, которые могут возникнуть, например, вследствие "дребезга" контактов клавиатуры 1. Таким образом, при нажатии клавиша на выходе фильтра 6 появляется единичный сигнал, который поступает .на вход триггера Шмитта 7. В качестве фильтра 6 можно использовать, например, КС-цепочку Триггер Шмитта 7 обеспечивает Формирование фронтов сигнала, таким образом, на вы" ходе триггера Шмитта 7 появляется единичный сигнал, передний фронт которого устанавливает в единичное состояние триггер 5, и на управляющем выходе устройства появляется единичный сигнал "Готовность".Кроме того, с выхода триггера 5 единичный сигнал поступает на...

Номер патента: 1432499

Опубликовано: 23.10.1988

Авторы: Авгуль, Мищенко, Супрун, Якуш

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...1) где= 1 2,и-Б = 1, 2, , 2 . При этом г-евыходы второго дешифратора 2, длякоторых р,. = у,. , объединяютсяна входе одного из элементов ИЛИ -йгруппы 4;, выход которого подключается к первому входу -го элементаСЛОЖЕНИЕ ПО МОДУЛЮ 2 бх второй входкоторого подключен к выходу 1-го коммутатора 5, а выход соединяется сФ1-м выходом 9 устройства, на котором и реализуется заданная логическая.функция Е;(х , х ,., хп)Работу предлагаемого устройства рассматривают на примере реализации трех логических функций памяти переменных (табл. 1).Разлагают функции К;(х т х х х, х), гдето=1 2, 3, по 1 с= переменным х и х (табл. 2):т(х х хп хт х) =х хп ср ч Ч хх сР. Ч х,. х ср, ЧххитрРассматривают, например, реализации функции Г(х, х, х х 4, х).Иэ табл. 2...

Номер патента: 1432500

Опубликовано: 23.10.1988

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...симметрических булевых функций содержащее три элемента НЕ, вход -го (х=1,2,3) из которых соединен с -м информационным входом устройства, о т л и ч аО ю щ е е с я тем, что, с целью упрощения за счет уменьшения числа внешних входов, оно содержит тринадцать элементов ИЛИ-НЕ, первый вход первого из которых соединен с первым настроечным входом устройства, второй настроечньгй вход которого соединен с первым входом второго и первым входом третьего элементов ИЛИ-НЕ, третий настроечный вход соединен с первым входом четвертого и первым входом пятого элементов ИЛИ-НЕ, четвертый настроечный вход соединен с первым входом шестого элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом второго и вторым входом четвертого элементов ИЛИ-НЕ и...

Номер патента: 1432501

Опубликовано: 23.10.1988

Авторы: Грабчак, Дубчак, Колесницкий, Красиленко

МПК: G06F 7/04

Метки: сравнения, чисел

...а . и Ъ; соответствует пара оптических переключателей 4. и 5,. Процесс срав" нения происходит следующим образом. Свет от источника 3.поступает на вход 11 оптического переключателя 4, . Еслиа,1 Ь,(а,=О,Ь, =1 илиа,=1 Ь = 0), оптический переключатель 4 соединяет вход 11 с выходом 8, т.е. свет поступает на вход 11 переключателя 5. Если а= О, переключатель 5 соединяет вход 11 с выходом 12 и свет поступает на элемент ИЛИ Ь, вызывая на выходе 15 устройства появление света, что говорит о том, что А ( В, поскольку старшие разряды чисел а 1 и Ь не совпадают, причем а= О. Если а = 1, переключатель 5, соединяет вход 11 с вьходом 8 и свет поступает на элемент ИЛИ 7, вызывая появление оптического сигнала на выходе 1 Ь устройства, что говорит о том,...

Номер патента: 1432502

Опубликовано: 23.10.1988

Авторы: Грицык, Луцык, Любецкая, Паленичка, Черчык

МПК: G06F 7/04

Метки: сравнения, чисел

...операцию сложения допуска Б и результата суммирования опорного числа Ь с а . Работа первой матрицы аналогичйа работе второй матрицы,Когда на выходе 9 знакового разряда, который является выходом устройства для сравнения чисел, сигнал "1", и, следовательно /а;-Ь(К, на вход управления записью регистра б подается сигнал "1", который переключает регистр на запись числа а.,1 поступающего с блока 5. Формула изобретения Устройство для сравнения чисел, содержащее первую матрицу из п суммирующих ячеек, где и - разрядность входных чисел, вд суммы (:,1)-и суммирующей ячейки матрицы (з. - но" мер строки матрицы, х=1п;- номер столбца матрицы, 3=1,п), соединен с первым входом (х+1, 1)-й суммирующей ячейки матрицы, выход переноса (,д)-й...

Номер патента: 1432503

Опубликовано: 23.10.1988

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, сумматор, три

...О О 1 0 0 1 0 0 О 0 О О 0 0 О О 1 1 1 0 0 0 1 0 1 0 О 0 0 0 1 0 1 0 О 0 0 1 0 0 О 1 0 1 0 О 0 0 1 0 1 О 0 О 1 0 1 0 О 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 О 1 О 1 0 0 О 0 0 1 0 0 0 О 0 1 0 0 1 0 1 О 0 0 0 1 0 0 0,1 0 О 0 О 0 О 0 00 0 1 0 0 1 0 0 О 0 0 0 1 1 1 1 1 0 О 1 О 0 0 0 О 0 0 О 1 1 1 0 0 0 1 1 0 0 0 0 0 0 .1 0 1 0 1 1 О 1 0 0 1 1 0 0 .0 О 0 0 1 0 1 01 Изобретение относится к вычислиТельной технике, может быть испольЗовано при построении систем переДачи и переработки дискретной информации и является усовершенствованием изобретения по авт.св.У 1381488.Цель изобретения - расширение области применения за счет возможноСти использования неприведенных знаений операндов.На чертеже изображена схема сумматора по модулю три. Сумматор по модулю три...

Номер патента: 1432504

Опубликовано: 23.10.1988

Авторы: Варшавский, Мараховский, Романовский, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...(Х,=1,,= О или Х,=О, У;=1), один иэ транз сторов 1 или 2 открыт и на их истоках имеется низкий потенциал, ко торый, поступая на затвор транзистора 3, закрывает последний. При этом входном наборе один иэ транэ асторов 8 или 9 открыт и на их с оках имеется высокий потенциал, к торый, поступая на затвор транз стора 1 О, закрывает последний,Если единичное значение имеется на обоих входах слагаемых (Х=У=1), на истоках транзисторов 1 и 2 имеется вЬсокий потенциал, который, поступая на затвор транзистора 3, открывает последний, и на его истоке появляется низкий потенциал, который поступает на затвор транзистора 10 и открывает его. При этом транзисторы Ы и 9 закрыты. На выходе 19 переноса сумматор,. формируется логическая функция пере-...

Номер патента: 1432505

Опубликовано: 23.10.1988

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...обоих слагаемых (х у,=О) на затворе транзистора 12 имеется единичное значение с выхода первого элемента РАВНОЗНАЧНОСТЬ 1, открывающее этот транзистор, и нулевое значение с входа одного из слагаемых через этот открытый транзистор поступает на выход переноса (С;=О) . Если при этом на выходе суммы имеется единичное значение (Б;=-.1), открьгг транзистор 11, но нулевое значение с выхода переноса не пропускается на выход первого элемента РАВНОЗНАЧНОСТЬ диодом 10.Если на входе одного из слагаемых имеется единичное значение, а на входе другого слагаемого - нулевое значение (х =1, у;= О или х;=О, у;=1), на выходе, первого элемента РАВНОЗНАЧНОСТЬ 1 - нулевое значение, которое, поступая на затвор транзистора 12, закрывает его. Если при " этом...

Номер патента: 1432506

Опубликовано: 23.10.1988

Автор: Каграманов

МПК: G06F 7/52

Метки: умножения

...с, четвертым инверсным входом третьей группы элемента И-ИЛИ 47.1-2,четвертым инверснымвходом третьей группы элемента И-ИЛИ 47,1-1 и третьим входом четвертой группы элемен 1432506пеВШ ФР гФара 0 йЩОЮРедактор С.Патруш аж 704 дписное каз 5441 41 В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д, 4/5з 1432506 та И-ИЛИ 47,Е, вход четвертого разряда первого информационного входа коммутатора 8 соединен с вторым входом третьей группы элемента И-ИЛИ 47.1 с.Первый коммутатор 7 (фиг.5) содержит элемент ИЛИ-НЕ 48 и группу элементов И-ИЛИ 49.1-49.8, причем первый, второй и третий управляющие входы коммутатора 7 соединены соответственно с входами элемента ИЛИ-НЕ 48, первый управляющий вход...

Номер патента: 1432507

Опубликовано: 23.10.1988

Автор: Фролов

МПК: G06F 7/52

Метки: умножения

...сумматор 3 по модулю два,коминационный сумматор 4, блок 5 памяти элемент ИЛИ 6.Устройство работает следующим об разом.Если сомножители не равны нулю, на ополнительных выходах блоков 1 и 2 амяти присутствует логический "0", а втором .дополнительном входе блока 20памяти - логический "0", и на выхое устройства формируется двоичный од произведения.Если хотя бы один из двух сомножиелей равен нулю, на дополнительном ыходе соответствующего блока 1 или 2 амяти формируется логическая "1", оторая передается на второй дополниельный вход блока 5 памяти,и на выхо-, е устройства формируется двоичный 30 од нулю. Дополнительные выходы блоков 1 и 2 памяти являются одним из разрядов вы 4 одного слова ПЗУ, на которых реализуются блоки 1 и 2 памяти....

Номер патента: 1432508

Опубликовано: 23.10.1988

Авторы: Добрынин, Юрков

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...11 после окончания формирования первой цифрь частного устанавливается сигнал логического нуля стретьего выхода блока 9 управления,таким образом, сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 до окончания цикла деления повторяет сигнална его первом входе, т.е, сигнал свыхода триггера 10, который характеризует знак остатка полученный приопределении первой цифры (в после 2 Б дующих циклах - полученный при определении предыдущей цифры частного),Сигнал с выхода триггера 10 поступает на вход управления блока б преобразования кода делителя, на вход пеЗ 0 реноса и вход (п + 2)-го разрядавторой группы сумматора 4. Если остаток при Формировании первой цифрычастного отрицателен, в триггер 10записывается сигнал логического нуля, который поступает на...

Номер патента: 1432509

Опубликовано: 23.10.1988

Авторы: Дрозд, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, полиномов

...врегистры 25 и 2 Ь.В этом же такте считывается следующий код (например, 10) блока 15памяти (по адресу К), что обеспечивает в следующем такте считываниекоэффициента аиз блока 16 памятии получение коэффициента а=0 путем обнуления выхода группы,19. Код01, прочитанный из блока 15 памятипо адресу Кобеспечивает в следующем такте считывание коэффициентаа . из блока 17 памяти и получениекоэффициента а ь=0 путем обнулениявыхода группы 18. Код 11, считанныйиз блока 15 памяти по адресу К-З,обеспечивает в следующем такте считывание коэффициентов аи а и зиз блоков 17 и 16 памяти соответственно. 50На каждом новом такте происходятдомножение промежуточных результатов, получаемых на выходах регистров 25 и 26, на величину Х, и ихсоответственное....