G06F — Обработка цифровых данных с помощью электрических устройств

Страница 548

Устройство для контроля параллельного двоичного кода по модулю к

Загрузка...

Номер патента: 1425676

Опубликовано: 23.09.1988

Автор: Музыченко

МПК: G06F 11/08

Метки: двоичного, кода, модулю, параллельного

...фиг,2 и 3 приняты следующиеобозначения: группа сумматоров 14по модулю К, первая группа 15 элементов И, первая группа элементовИЛИ 6, дне группы многопороговйхэлементов 17 и 18, вторая группаэлементов И 19, вторая группа элементов ИЛИ 20, группа сумматоров 2 1 4 Опо модулю два.Узел 8 свертки по модулю К(фиг.4) содержит группу элементовИ 22 и группу элементов ИЛИ 23,Устройство для контроля параллельного двоичного кода по модулю Кработает следующим образом.. При подаче на информационныевходы группы 4 устройства контролируемого кода на выходах блоков 1сложения по модулю К группы формируется унитарный код числа, поступающего на входы блока. При этомучитывается нес каждого разряда контролируемого кода по модулю К.Сигналы с выходов блоков 1...

Устройство для индикации регистров эвм с контролем

Загрузка...

Номер патента: 1425677

Опубликовано: 23.09.1988

Авторы: Меркуль, Сидорок, Фомичев

МПК: G06F 11/10

Метки: индикации, контролем, регистров, эвм

...выключенном переключателе 12 поступают на адресные входы мультиплексора 3.В режиме определения неисправнос ти в оборудовании связи регистров 1ЭВМ с блоком 4 индикации единичныйсигнал с выхода включенного переключателя 12 разрешает работу счетчика8 и генератора 9.15 Сигналы на выходах счетчика 8 через коммутатор 11 (разрешающий сигнал поступает с переключателя 12)последовательно изменяют коды на адресных входах мультиплексора 3. Та ким образом, на выходах мультиплексора 3 появляются сигналы информациис различных регистров 1 ЭВМ. При обнаружении четного числа единиц вбайтах на выходе мультиплексора 3 25 (единичные сигналы на инверсных выходах соответствующих сумматоров помодулю два блока 6) включаются соответствующие контрольные...

Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби

Загрузка...

Номер патента: 1425678

Опубликовано: 23.09.1988

Авторы: Дрозд, Нестеренко, Огинский, Полин

МПК: G06F 11/10, G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...У, формируемый узлом 11свертки по модулю три, Сравнение ука 25 занных кодов приводит к определениюна выходе 10 устройства сигнала контроля, принимающего нулевое значениепри правильном функционировании устройства. Единичное значение указывает на неисправность устройства.Узлы 10-1, 10-2, , 10-(и+2) и12, а также регистр 1 аргумента используются для исправления результата на выходе 17 устройства при установлении факта его неправильного35,: функционирования. В этом случае выход схемы 13 сравнения принимает еди.ничное значение, которое кроме выдачи на контрольный выход 18 устройст 40 ва поступает также на информационныйвход триггера 12, на вход режима регистра 1 аргумента и вход блокировкизаписи регистра 2 контрольного кода.При этом в...

Устройство для контроля микропроцессорных систем

Загрузка...

Номер патента: 1425679

Опубликовано: 23.09.1988

Авторы: Бестемьянов, Добряков, Казимов, Лисенков, Шалягин

МПК: G06F 11/16

Метки: микропроцессорных, систем

...Джонсона 18, на входы синхронизации первого и третьего 0-триггеров ко-, торого поступает сигнал с выхода блока 19 формирования сигналов записи, При этом программное обеспечение построено таким образом, что каждое занесение контрольного слова в буферные регистры 2 и 3 должно быть не реже, чем за временной интервал, равный периоду сигнала на выходе счетчики 11, при этом момент появления сигнала записи произволен (фиг, 4) и зависит от длительности выполнения каждого из фрагментов программы, после которого формируется контрольное слово. В результате этого на выходе счетчика Джонсона формируется сигнал, инверсный сигналу на выходе счетчика 12 и на выходе элемента ИСКЛЮЧАЮЩЕЕ ЩЛЩ 16 формируется сигнал логической "1" (фиг. 4), который...

Устройство для тестового контроля цифровых блоков

Загрузка...

Номер патента: 1425680

Опубликовано: 23.09.1988

Авторы: Борисенко, Рябцев, Чернышев

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...блок. 20 синронизации, который обеспечивает выДачу тактовых импульсов, поступающихна входы регистров блока 9 микропрораммного управления. Кроме того,блок 20 синхронизации выдает строби.ующий сигнал, обеспечивающий приеминформации с выходов контролируемогоЦифрового блока, По входной шине свяи с ЭВМ регистры 37-39 группы, 5 ре"истров кодов управления записью устанавливаются в состояние, обеспечиВающее прохождение через группы элементов И 40-42 тактовых сигналов записи на синхронизирующие входы регистров 27-29 блока обмена с контролируемым цифровым блоком 10,По микрокоманде блока 9 микропрограммного управления код начальногоадреса иэ регистра 45 начального ад 40реса тестового набора заносится в регистр 47 адреса тестовых...

Устройство для тестового контроля цифровых узлов

Загрузка...

Номер патента: 1425682

Опубликовано: 23.09.1988

Авторы: Итенберг, Криворучко, Матвеева, Секачев

МПК: G06F 11/26

Метки: тестового, узлов, цифровых

...контролируемого цифрового узла. С выходов узла 11 через коммутаторы 10 реакция узла 11 поступает на первую группу входов блоков 8, .Результаты сравнения ("0", если сбой) с инверсных выходов 1-х блоков 8 поступают на информационные входы триггеров 13, . Запись в П-триггеры 13, результата сравнения и в регистры 9, результата реакции узла 11 происходит по переднему фронту первого импульса, поступающего с выхода 45 на синхровходы Б-триггеров 13 и входы параллельной записи регистров 91 и задержанного на элементе 58 задержки на величину ь , Величинами определяется как сумма задержек при прохождении информации до узла 11 при срабатывании последнего и при прохождении реакции узла 11 через коммутаторы 10, и блоки 8,. С выходов триггеров 13...

Устройство для отладки программно-аппаратных блоков

Загрузка...

Номер патента: 1425683

Опубликовано: 23.09.1988

Авторы: Головня, Палагин, Сигалов, Цвелодуб

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...(заблаговременная) выборка кодов команд, а операции выборки и исполнения совмещены,. во времени. Поэтому последователь-с ность выборки не соответствует последовательности их исполнения, в частности, команды, которые выбраны иэ памяти после выборки команды безусловного перехода, в действительности не исполняются, Чтобы восстановить реальную картину исполнения команд, необходимо иметь сведения о взаимодействии блока исполнения команд с блоком очереди команд, Код на выходах 64 и 65 задания режима говорит о том, что в предыдущем такте из блока очереди команд ЭВМ 1 выбран первый байт кода команды, либо последующий байт кода команды, либо блок очереди команд был очищен в результате выполнения команды перехода, либо в предшествующем такте блок...

Устройство для контроля хода программ

Загрузка...

Номер патента: 1425684

Опубликовано: 23.09.1988

Авторы: Варфоломеев, Кремер, Рахимбеков

МПК: G06F 11/28

Метки: программ, хода

...на входах второго элемента И 7 и устанавливающий импульс поступает на С-вход триггера 15. Теперь состояние, в которое устанавливается триггер 15, зависит от информации на его П-входе. Если переход разрешенный, по установившемся адресам блоков 4, 5, 13 и 14 памяти прочитываются единицы, поэтому единица присутствует на выходе третьего элемента И 8 и Л-входе триггера 15, Следо" вательно, на инверсном вьгходе этого триггера подтверждается низкий уровень, свидетельствующий о нормальном ходе программы.Если на выходе хотя бы одного из блоков 4, 5, 13 и 14 памяти присутствует ноль, что говорит о непредусмотренном переходе, ноль присутствует на выходе элемента И 8 и П- входе триггера 15. Поэтому с тактом Т, поступающим на С-нход триггера...

Устройство для отладки программ

Загрузка...

Номер патента: 1425685

Опубликовано: 23.09.1988

Автор: Тетенкин

МПК: G06F 11/28

Метки: отладки, программ

...8) представляет пользователю возможность обменаданными между памятью 63 универсальной микроЭВМ 60 с одной стороны, памятью 68 и портами 69 ввода-выводапроцессора ОВС с другой стороны,а также осуществлять чтение и модификацию памяти 68 и портов ввода-вывода 69 в режиме прямого доступа.Ввод режима захвата инициируетсясигналом порта 07 на выходе 13 узла2 ПВВ (фиг. 3), Вход в режим захвата подтверждается сигналом на выходе 16 узла 3 захвата, после .чегомикроЭВМ настраивает ШФ 34 и 35 узла4 согласования шин (фиг. 6) и порты01, 02 ПВВ (фиг. 3) . на вывод адреса и вводит в них информацию адресауправления, которая поступает соответственно на шины адреса 10 и 19 иуправления 12 и 21.В зависимости от направления передачи данных ШФ 33 узла4...

Устройство для проверки полноты тестирования программ

Загрузка...

Номер патента: 1425686

Опубликовано: 23.09.1988

Авторы: Бучнев, Карпунин, Корнеев, Песоченко

МПК: G06F 11/28

Метки: полноты, проверки, программ, тестирования

...подаваемая (схемной реализацией) на второй вход сумматора 2,Получившееся число за.письгвается вблок 1 памяти по тому же адресу посигналу записи формируемому изсигнала считывания, задержанногоэлементом Э задержки, элементом И 10.Время задержки элемента 3 задержкивыоирается равным сумме времени считывания данных из блока 1 памяти ивремени обработки этих данных насумматоре 2,Таким образом, каждая ячейкаблока 1 памяти работает как счетчикчисла обращений к ней, Разрядностьблока 1 памяти соответствует максимально допустимому числу обращений к какой-либо команде (операнду)для тестирования програьщ. ,".бьемблока 1 памяти равен объему ПЗУ 16,Во втором режиме при конвейерномметоде выборки счетчик 4 может работать в режимах счета и...

Устройство для отладки программ

Загрузка...

Номер патента: 1425687

Опубликовано: 23.09.1988

Автор: Дунаев

МПК: G06F 11/28

Метки: отладки, программ

...который запрещает прохождение сигнала с выходаэлемента И 21 на вход элемента ИЛИ 22.Управляющий сигнал на выходе элемента ИЛИ 22 формируется при поступлении сигнала с выхода дешифратора 19команд на вход элемента.ИЛИ 22. Сигнал на выходе дешифратора 19 командФормируется при поступлении на еговход соответствующего кода от устройства ввода-вывода по сигналу,поступающему на вход признака команды цешифратора 19 команд от устройства ввода-вывода. Таким образом, управление шаговым режимом отладки осуществляется оператором с помощью устройства ввода информации.При непрерывном выполнении программы МПС устройством анализируются адреса выполняемых команд и информации, являющаяся командой или операндом, или содержимым регистра состояния. Эта...

Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы

Загрузка...

Номер патента: 1425688

Опубликовано: 23.09.1988

Авторы: Мецгер, Охота, Раппопорт

МПК: G06F 11/30

Метки: микропроцессорной, потактового, сигналов, системы, управляющих, формирования

...8 задержки и элемент И 6 переключателя 2 частоты синхрогенератора, На выходах элемента 8 задержки и элемента И б устанавливаются напряжения логического нуля (фиг.2 в,г).Прч отпускании кнопки формирователя 1 импульсов на его выходе снова установится сигнал логической единицы (Фиг,2 а), поступающий на входы элемента 8 задержки и элемента И б, На выходе элемента 8 задержки еще некоторое время сохраняется сигнал логического нуля (Фиг,2 б), а на выходе элемента И б происходит перепад сигнала из логического нуля в логическую единицу (Фиг,2 г).Триггер 7 перебрасывается и на его выходе устанавливается .сигнал логической единицы (Фиг.2 д), который, в свою очередь, переключает синхрогенератор микропроцессора, устанавливая частоту генерации...

Устройство управления блоками памяти

Загрузка...

Номер патента: 1425689

Опубликовано: 23.09.1988

Автор: Иванов

МПК: G06F 12/08

Метки: блоками, памяти

...имеет индивидуальное адресное пространство в ад ресном пространстве мини:ЭВМ, например от 0000 до 7 РРР. Остальные блоки7 памяти, подключенные к устройству6, имеют одни и те же адреса в адресном пространестве мини-ЭВМ, напримерот 8000 до РГРК,Выбор блоков 7 памяти осуществляется следующим образом,Процессор 8 заносит информацию овыбираемом блоке 7 памяти в регистр1, который имеет свой адрес в адресном пространстве мини-ЭВМ. Если встарший разряд регистра 1 занесеналогическая единица, то разрешаетсявыбор дешифратором 2 блока 7 памяти.Если в старший разряд регистра 1 занесен логический ноль, то выбор де шифратором 2 блока 7 памяти запрещена. При записи процессора в регистр1 номера выбираемого блока 7 памятиосуществляется контроль записи...

Устройство для обмена данными

Загрузка...

Номер патента: 1425690

Опубликовано: 23.09.1988

Авторы: Авраменко, Дмитриев, Игнатов, Ильин, Носов, Фесенко

МПК: G06F 13/00

Метки: данными, обмена

...разрядов второй группы еговыходов определяется разрядностьюслова на магистрали 5 адреса, т.е.числом каналов передачи данных.Число младших разрядов К второйгруппы выходов равно числу каналь 4 Оных триггеров в каждой группе14.1-14.М+1. Число старших разрядов И второй группы вьгодов равно числу групп 14.1-14.М+1 триггеров,., Например, для 128 каналов и 16-разрядного информационного слона число,разрядов первой и второй групп выходов равчо соответственно 4 и 7.Триггеры разбиваютна 16 групп по8 триггеров в каждой,.Отсюда, числомладших разрядов равно 3 а старших -4, Общая разрядность постоянной памяти равна 7+4+5=16, В таблице (фиг.2,приведен пример записи программь 1 впостоянную память 3,Устройство работает следующим образом,Под...

Устройство сопряжения

Загрузка...

Номер патента: 1425691

Опубликовано: 23.09.1988

Авторы: Гриневич, Жевненко, Чудов

МПК: G06F 13/00

Метки: сопряжения

...сигнала на выходе элементаИЛИ 14, поступающего на второй входэлемента И 19.Занятие хотя бы одного блока 30 памяти массивом данных характеризуется наличием единичного сигнала на выходе 11 и характеризует необходимость вывода данных из занятого блока 30 памяти.Процесс вывода данных осуществляется следующим образом. Во времяцикла вывода (нулевой сигнал на входе 1) выходы данных блоков 30 памятичерез коммутатор 29 подключаются квыходу 10, выходы элемента И 23 заблокированы, поэтому номер блока 30 памяти определяется кодом счетчика 26. После записи массива данных в пераый блок 30 памяти на входы преобразователя 28 кода в циклах вывода поступает нулевой код, т.е. вывод осуществляется из первого блока30 памяти. Процесс вывода...

Двухканальное устройство для сопряжения двух электронно вычислительных машин

Загрузка...

Номер патента: 1425692

Опубликовано: 23.09.1988

Авторы: Коблик, Купчак, Рабешко

МПК: G06F 15/17

Метки: вычислительных, двух, двухканальное, машин, сопряжения, электронно

...адрес и в случае принадлежности его адресному полю блока 2 памяти вырабатывает сигнал на информационный Бхад первого триггера 19, ,который устанавливает первый триггер 19 в 11". Сигнал с вь 1 хода гервого триггера 19 поступает на первый вход элемента , И-НЕ 21, на втором входе которого присутствует высокий потенциал 1ао 3 14256 с выхода элемента И-НЕ 21 канала 8, и вызывает ца его выходе появление сигнала логического "0". На выходе элемента НЕ 22 появляется разрешаю 1 ц5 щий сигнал 1", который поступает на вторые входы элементов 9,10,12 и 14. После адресной части цикла ЭВМ 32 помещает на входы-выходы 11 данные, которые необходимо записать 10 в блок 2 памяти, после чего на входе 16 устанавливается сигнал Вывод". Так как на втором...

Запоминающее устройство

Загрузка...

Номер патента: 1425693

Опубликовано: 23.09.1988

Авторы: Федорин, Шитиков

МПК: G06F 13/00

Метки: запоминающее

...в цикле "Запись" в регистр 12 режимов пересылает данные таким образом, что на выходе регистра 12 режимов устанавливался сигнал разрешения работы формирователей 10 цикла. Сигнал разрешения стирания при этомотсутствует. Далее процессор начинает цикл "Запись" в блок 1 памятиустройства.Процессор устанавливает адресвыбранной ячейки памяти, которыйчерез шинный формирователь данных4 транслируется на входы регистра3 адреса, далее дешифрируется первым дешифратором 5 адреса и дешифратором 11, причем дешифратор 11 устанавливает один из сигналов Выборкристалла", выбирающего модуль памяти соответствующий ячейки памяти,в которую будет производиться записьданных. По сигналу ОБИ адрес стробируется в регистре 3 адреса устройства, а записываемые...

Адаптер канал-канал

Загрузка...

Номер патента: 1425694

Опубликовано: 23.09.1988

Авторы: Михайлова, Попов, Шагов

МПК: G06F 13/00

Метки: адаптер, канал-канал

...регистра 5.1. Если полуадаптер 2 свободен, из регистра 48 на вход 35,3 схемы 43 по ступает сигнал "ВЕ 2-1". По сигналу "ШК 1-РК 2" на управляющем входе 23 регистра 3.2 команд в полуадаптер 211 11 записывается код команды Записать После сброса сигнала "УПР-К" блок 7 Формирует байт состояния на регистре 5.1 в зависимости от условий, сложившихся в адаптере, выдает на управляющий вход мультиплексора 6,1 сигнал РС-ША 11, а на выход 18.2 - сигнал 40 "УПР-А" и выходит на оющание сигнала "ИНФ-К" от канала 1, Получив "УПРА" и байт состояния канал 1 выдает "ИНФ-К", завершая тем самым последовательность начальной выборки. В от вет на "ИНФ-К" полуадаптер 1 сбрасывает сигналы "РС-ША", "УПР-А" и выходит в ожидание сброса "ИНФ-К", По сбросу...

Устройство для сопряжения источника и приемника информации

Загрузка...

Номер патента: 1425695

Опубликовано: 23.09.1988

Авторы: Кривошеин, Лоскутов

МПК: G06F 13/00

Метки: информации, источника, приемника, сопряжения

...18. Во время действия этого сигнала на выходе элемента И-НЕ 9 вырабатывается импульс (аналогично импульсу, вырабатываемому на выходе элемента И-НЕ 10). По зад. нему Фронту этого импульса, поступающего на регистр 18 через элемент НЕ 12, осуществляется параллельная запись информации и на выходе регистра 18 устанавливается информация шестнадцатого разряда. Последовательная выдача информации из выходного регистра 18 осуществляется по заднему фронту синхроимпульсов, поступающих на вход сдвига через элемент И 13, который открывается сигналом с выхода дешифратора 11 на время прохождения последних шестна,ццати импульсов пачки. На входе45 50 31(л 5 б выбора режима в это время присутствует сигнал низкого уровня, соответствующий режиму сдвига....

Устройство для сопряжения каналов ввода-вывода с абонентами

Загрузка...

Номер патента: 1425696

Опубликовано: 23.09.1988

Авторы: Михайлов, Школин, Янышев

МПК: G06F 13/00

Метки: абонентами, ввода-вывода, каналов, сопряжения

...на обмен УС должно быть обработано каналом, Одновременносигнал с выхода 66.1 элемента И 12.1 поступает на входы блоков 4.1 и 4.2.В блоке 4.1 этот сигнал поступает на вход элемента И 80, а в блоке 42 - на вход элемента И 82, т.е. в зависимости от того, какой абонент выбран в УС, в единичном состоянии окажется триггер 84 блока 4.1 или триггер 86 блока 4.2, Соответственно окажется открытым элемент И 80 блока 4.1 или элемент И 82 блока 4.2. Если открыт элемент И 80, то сигнал с его выхода установит в единичное состояние триггер 74, в нуле-, вое состояние - триггера 87 и 84, Если открыт элемент И 82 блока 4.2, то сигнал с его выхода установит в единичное состояние триггер 76, в нулевое состояние - триггеры 86 и 87, Разрешающий сигнал с...

Устройство для сопряжения вычислительных машин

Загрузка...

Номер патента: 1425697

Опубликовано: 23.09.1988

Авторы: Невский, Поздняков

МПК: G06F 13/14

Метки: вычислительных, машин, сопряжения

...ВМ организуют приембайта данных из выходного буферногорегистра 1 по шине 20 и посылаютсигналы, подтверждающие прием по шинам 24 и 26. Эти сигналы поступаютна входы элемента ИЛИ 16. Приход хотя бы одного из сигналов означает,что уведомление о приеме до принимающих ВМ дошло, и прием данныхдолжен состояться, Сигнал единичногоуровня с выхода элемента ИЛИ 16поступает на вход триггера 5 и переводит его в нулевое состояние.Передающая ВМ в ответ на нулевоесостояние триггера 4 через некотороевремя снимает с шин байт данных исопровождающий сигнал.Отсутствие сигнала сопровождениябайта на входе элемента ИЛИ 15 приводит к тому, что сигнал нулевогоуровня с его выхода поступает навход элемента НЕ 9. Сигнал единичного уровня с выхода элемента...

Устройство для сопряжения цвм с аналоговыми объектами

Загрузка...

Номер патента: 1425698

Опубликовано: 23.09.1988

Авторы: Омельченко, Строцкий

МПК: G06F 13/22

Метки: аналоговыми, объектами, сопряжения, цвм

...отказов и при нахождении мет рологических характеристик узлов впределах нормы единица в (к+1)-м разряде сохраняется, а в (к+2)-м появиться не может,8Анализ кодовых комбинаций И, ийХ, позволяет сделать следующие заключения: если в младших к разрядахвыходного кода АЦП появилась хотя бы 5одна единица, то можно считать, чтоэталонный вес Я исправен и он включился, т,е, ключ с, тоже исправенпри работе на включение; если (к+1)разряд выходного кода АЦП равен О,то ключ о+, не включен постоянно;другие значения указанных разрядовна выходе АЦП можно считать сбойными, свидетельствующими о наличииапы оазо.Таким образом, тестовая кодоваякомбинация И, позволяет осуществитьпроверку на отсутствие внезапногоотказа эталона с эквивалентным весом 0...

Устройство для сопряжения периферийных устройств с эвм

Загрузка...

Номер патента: 1425699

Опубликовано: 23.09.1988

Авторы: Орлов, Тунев, Устинов

МПК: G06F 13/24

Метки: периферийных, сопряжения, устройств, эвм

...в магистрали 9, принимает данныеиз магистрали 9, поступающие из общей шины 10 ЭВМ через первую группувходов-выходов блока 7, второй регистр 13 обмена блока 7, вторую груп,пу входов-выходов блока 7 и второйблок 2 приемопередатчиков,вырабатывает сигнал "СЙП", поступающий в общуюшину ЭВМ 10 так же, как и нри вводе,Сигнал "СИП" информирует ЭВМ об окон 5чании обмена,В режиме прерывания программы устройство для сопряжения периферийныхустройств с ЭВМ работает следующимобразом. 10Сигнал требования прерывания "Т 11 Р"от периферийных устройств 8 по ма-.страли 9 с пятого выхода второго блока 2 приемопередатчиков по линии "ТПР"поступает на вход блока 5 прерываниятретий вход первого олока 1 приемотередатчиков и из него в общую шину10 ЭВМ. Далее по...

Устройство связи в вычислительной системе

Загрузка...

Номер патента: 1425700

Опубликовано: 23.09.1988

Авторы: Абрамович, Байбус, Калатай, Кривовяз, Ткаченко

МПК: G06F 13/16, G06F 13/36

Метки: вычислительной, связи, системе

...При нулевомсостоянии сигнала на входе 29. 1 блока 29 на выходе элемента ЗИ-НЕ 69 вырабатывается сигнал единичного уровня, поступающий через элемент 71 задержки на выход 29,6, Таким образом,в исходном состоянии приемопередатчик 3 1 осуществляет всегда передачус входов-выходов 31, 1, 1-31, 1,ш навходы-выходы 31.4.1-31.4.ш. На управляющий вход 32,2 приемопередатчика 32управляющих сигналов поступает сигнал нулевого уровня с выхода 7,8блока 7 захвата системной магистрали.При этом обеспечивается передачаинформации с входов-выходов 32.3.132.3.ш на входы-выходы 32.1. 1-32,1,ш,На управляющий вход 33,2 приемопередатчика 33 поступает сигнал единичного уровня с выхода 14.9 синхронизатора 14 и обеспечивает передачус входов-выходов 33, 1. 1-33....

Устройство для предварительной обработки сейсмической информации

Загрузка...

Номер патента: 1425703

Опубликовано: 23.09.1988

Автор: Марин

МПК: G06F 17/00

Метки: информации, предварительной, сейсмической

...4 появляется сигнал "Гт"готовность первого выходного слована выходе устройства. Эта информацияможет быть считана терминалом илиЗВМ, Под действием сигнала с выходасчетчика 5 на управляющие входы коммутатора б последний коммутирует выход регистра 8 с входом регистра 13,Пятый синхроимпульс СИ, пройдя черезэлемент И 15, изменяет состояние триггера 3, сбрасывает триггер 4 и сигнал "Гт" и записывает информацию свыхода регистра 8 в регистр 13,Шестой СИ записывает информациюв регистр 11, Формирует сигнал "Гт",изменяет состояние счетчика 5, коммутирует выход регистра 9 с входом 30регистра 13. По сигналу "Гт" можетбьгть считано второе слово с выходаустройства.Седьмой СИ записывает информациюседьмого байта в регистр 12, информа" 35цию с...

Устройство для сжатия векторов

Загрузка...

Номер патента: 1425704

Опубликовано: 23.09.1988

Автор: Дворецкий

МПК: G06F 17/16

Метки: векторов, сжатия

...соседнего справа столбцатех из них, значение разряда управляющего вектора (+1) справа от которых равно нулю.Из табл, 2 видно, что на выходе триггера 24 х-го столбца матрицы тенкущеи строки нулевое значение 1-горазряда управляющего вектора переходит в единичное, если значение (- в .1)-го разряда управляющего вектора равно единице, единичное значение переходит в нулевое, если значение (+1)-го разряда управляющего вектора равно нулю; в остальных случаях14257 ОА, значение управляющего вектора записывается без изменений.Таким образом, в каждом такте н очередную строку переписываются ин 5 формационный и управляющий векторы, преобразованные таким образом, что ненулевые компоненты этих векторовсдвигаются вправо на одну позицию на место нулевых...

Устройство для моделирования графов

Загрузка...

Номер патента: 1425705

Опубликовано: 23.09.1988

Автор: Денисович

МПК: G06F 15/173

Метки: графов, моделирования

...1-й ,строки узлов начинает распространяться единичный сигнал, При этом единицный сигнал, посланный вниз из узла 1,1, и единичный сигнал, посланный вправо из узла ,1, одновременно достигают узла ,1, в котором устанавливается единичное состояние триггера 21, За прямой, соединяющей сигналы, распространяющиеся по 12-м выходам узлов первой строки и 14-м выходам узлов первого столбца, состояния триггеров 21 соответствуют матрице А , т,е. в Ц-м узле тригй 1гер 21 имеет единичное состояние, если а = 1, и триггер 21 имеет нуИлевое состояние если а= О , ЧерезФ 11три такта после испускания сигналов узлов 1.1 элемент а уже сосчитан,т , е , состояние триггера 2 1 в узле 25 2 , 2 соответствует элементу а . В11 этот момент узел 2,2, получивший тремя...

Устройство для вычисления матрицы функций

Загрузка...

Номер патента: 1425706

Опубликовано: 23.09.1988

Автор: Силин

МПК: G06F 17/16

Метки: вычисления, матрицы, функций

...О, 7.10- любое, Рассмотрим этот режим подроб 20 25 нее на примере вычисления И,. По синхроимпульсу Т в регистры 23 и 24записываются соответственно .п,и а 1на выходе мультиплексора 19 - нулевой 30 код. По следующему синхроимпульсур в регистрах 23 и 24 - и и а,в регистре 25 - а, п , на выходемультиплексора 19 - пР, а. По следующему импульсу Т в регистрах 23 и24 - прои а,д в регистре 25 - а 1 п, ++ а щ ирегистр 25 подключен навход сумматора 30, и по очередномусинхроимпульсу Т в регистр 25 записывается значение И в регистры 23 40 и 24 - п,и ана выходе мультиплексора 19 - нулевой код и демультиплексор 35 коммутирует на информационный вход и синхровход регистра 26соответстненно выход регистра 25 и " 45 синхроимпульс р еПо следУющемУ...

Устройство для выполнения быстрого преобразования уолша

Загрузка...

Номер патента: 1425707

Опубликовано: 23.09.1988

Авторы: Бунин, Гнатив, Шевчук, Ширмовский

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, уолша

...Сдвигающий вход регистра 1 сдвига К-го каскада управляется сигналом с выхода (2 К)-го элемента И, Срабатывание сумматора-вычитателя 2 К-го каскада синхронизируется сигналом с второго выхода (К)-го элемента И, Коммутатор 3 К-го каскада, управляемый с выхода (2 К)-го элемента И, работает с частотой в два раза больше, чем тактовая частота регистра 1 сдвига в К-ом каскаде, и на интервале каждого такта сначала выводит сумму, а затем разность, сформированные в К-ом каскаде.Р (МХ +Х,Х -Х; Х л; +Х.л , о ,- оХ ;, -Хл2 хТаким образом, каждый последующий каскад преобразования работает с тактовой частотой в два.раза больше, чем тактовая частота предыдущего каскада. Поэтому на выходе коммутатора 3 последнего и-го каскада преобразолвания с частотой...

Устройство для вычисления дискретного преобразования фурье

Загрузка...

Номер патента: 1425708

Опубликовано: 23.09.1988

Авторы: Арро, Герм, Смолянский

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...33 и 30 блока 15 синхронизации. Одновременно по сигналу с выхода 39 блока 15 синхронизации в регистр 12 принимается результат проведенной в пятом такте операции вычитания с выхода арифметического блока 10, этот же результат по сигналу с выхода 40 блока 15 синхронизации принимается в регистр 13 и записывается по сигналу с выхода 19 блока 15 синхронизации в блок 1 памяти по адресу А 1, сформированному на выходе 18 блока 15 синхронизацииВ седьмом такте по сигналу с выхода 38 блока 15 синхронизации арифметический блок 10 выполняет операцию вычитания над операндами Х 2 и ХЗ, считываемыми соответственно из блоков регистров 7 и 8 по адресам Ф 1, сформированным на выходах 33 и 30 блока 15 синхронизации, Одновременно по сигналу с выхода 39 блока...