G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1838817

Опубликовано: 30.08.1993

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: суммирующее

...задержек в блоке 1,Изобрет вычислитель Цель из низации уст На черте устройства.хроУстроиство содержит два многовходовых блока 1 и 2 параллельно-последовательного суммирования, полусумматор 3, элемент задержки 4, входы 5 слагаемых, дополнительный вход 6 первого многовходового блока параллельно-последовательного суммирования и выход 7 суммы, Выходы суммы блоков параллельно-последовательного суммирования соединены с первым и вто. рым входами полусумматора 3, выход суммы которого соединен с выходом 7 суммы устройства, а выход переноса через элемент задержки 4 соединен с дополнительным входом 6 первого многовходового блока параллельно-последовательного суммирова(21) 489759724(56) Авторское сИ. 1495784, кл. бВведение вОбработка физред....

Номер патента: 1838818

Опубликовано: 30.08.1993

Авторы: Джерри, Кен, Лей

МПК: G06F 13/00

Метки: аппарата, радиотранслятором, сопряжения, факсимильного

...передачи переходит от высокого состояния к низкому, и соединена с источником напряжения 5 В 22 через резистор 73.Расположение точки управления в факсимильных аппаратах изменяется для различных типов аппаратов, но известно, что каждый вариант аппарата фактически имеет приемлемое место для подключения к его схеме управления.Линия 70 подключена через элементНЕ, инвертирующий сигнал линии 70 и подающий его на вход элемента ИЛИ 75. Ли нии 69 также подключены к элементу ИЛИ75, выход которого 76 подключен к линии управления 48. Выход 76 также подключен к входу элемента НЕ 77, выход которого подключен к линии управления 49. Выход 78 также обеспечивает входной сигнал для элемента НЕ 79, который подключен через резистор 80 к затвору...

Номер патента: 1838819

Опубликовано: 30.08.1993

Авторы: Кутуев, Лаптев, Петров, Русаков

МПК: G06F 13/00

Метки: вычислительным, информацией, комплексом, между, обмена, персональной, управляющим, эвм

...сигнала логической единицы.Если ПЭВМ осуществила захват, то врезультате этого сигнал, формируемый с инверсного выхода триггера 51 (фиг.4) блокирует запись в этот триггер, Теперь, если УВ Кобратится к блоку 14 для занятия устройства, то обнаружит, что устройство уже захвачено и УВК не может захватить его до егоосвобождения (снятия захвата) ПЭВМ,После занятия устройства ПЭВМ выставляет другой адрес для блока 4 и формирует сигнал Зп,1 по линии 29 в блок 5,который выдает сигнал сброса по линии 32на входы обнуления счетчиков 9 и 16.55 Затем со стороны магистрали М 1 от ПЭВМ выставляет следующий адрес. по которому с помощью блока 4 прокладывается блок 3 для передачи данных с М 1 по линиям 26 через блок 3 в буферный регистр 7, а с его...

Номер патента: 2000601

Опубликовано: 07.09.1993

Авторы: Прохоров, Рахман

МПК: G06F 3/02

Метки: ввода, информации

...осуществляется последовательное прохождение информации на выходную шину 38 через первый, второй, третий и четвертый триггеры 2, 3, 4 и 6, на входы синхронизации которых поступают импульсы соответственно с второго элемента И-НЕ 17 и с элемента НЕ 26, Установка первого, второго, третьего и четвертого триггеров 2, 3, 4 и 6 осуществляется сигналом логической "1" по шине 41 начальной установки,Сигнал режима записи-считывания формируется на элементе ИЛИ-НЕ 11, на вход которого поступает сигнал с третьего элемента ИЛИ-НЕ и сигнал с прямого выхода счетного триггера 8 с частотой Г/8.Сигнал для синхронизации первого, второго, третьего и четвертого триггеров 2, 3, 4 и 6 поступает с второго элемента И - НЕ 17, на входы которого поступают...

Номер патента: 2000602

Опубликовано: 07.09.1993

Автор: Ельцов

МПК: G06F 3/02

Метки: ввода, информации

...при нажатии одной клавиши на адресных входах блока 2 постоянной памяти задается адрес ячейки памяти, на входе сброса триггера 6 устанавливается потенциал высокого уровня, а на управляющих выходах шифраторов 7, 8 появляются сигналы высокого уровня, которые, пройдя через элемент И 10 (фиг.5 в), запускают формирователь 5 импульсов (выполненный так же, как и формирователь 4 импульсов, но без триггера, фиг.5), по срезу выходного сигнала которого устанавливается в "единицу" триггер б (фиг.5 е), Сигндл ныссс 1 г, д ояня с прямого вьсходд т риггс Пд Г; "идет сге 2000602ние содержимого ячейки памяти по заданному адресу и запускает формирователь 4 импульсов (фиг.5 ж), длительность выходного сигнала которого выбирается такой, чтобы...

Номер патента: 2000603

Опубликовано: 07.09.1993

Авторы: Врубель, Зорин, Казимов, Калько, Кисельгоф, Лебедев, Маршов, Розенберг, Скороходов

МПК: G06F 11/16, H05K 10/00

Метки: микропроцессорная

...сравнения через элементы И СКЛ ЮЧАЮЩЕЕ ИЛИ 10.1 и 10,2, который при первом цикле прохода их не инвертирует, и через элементы 9.1 и 9,2 - на вход последовательного приема регистров 8.1 и 8,2 сдвига.В следующем проходе цикла эти инверсные сигналы с выходов регистров 8.1 и 8.2 сдвига через вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10.1 и 10.2 подаются на второй и третий входы элемента 15 сравнения. С первого выхода делителей 7,1 и 7,2 5 10 15 20 25 30 35 40 45 50 частоты сигналы поступают на входы управления микропроцессорных устройств 3,1 и 3.2 и на Н-входы регистров 8.1 и 8.2 сдвига,Микропроцессорные устройства 3.1 и 3,2 производят опрос информации и при обнаружении переднего фронта этих сигналов выставляют данные, которые через вторые...

Номер патента: 2000604

Опубликовано: 07.09.1993

Автор: Пулло

МПК: G06F 13/36

Метки: магистрали, подключением

...входы 8,9, информационные выходы 10, 11, вход 12 сброса, выходы 13, 14 элементов И-НЕ, выходы 15 элемента И.Устройство работает следующим обра зом.При отсутствии сигналов на входах 8, 9 элементы И - НЕ 1, 2 имеют на выходе высокий потенциал, С приходом на один из входов (8) потенциального сигнала элемента И-НЕ 1 срабатывает и на его выходе устанавливается низкий потенциал, который подтверждает высокий уровень на выходе элемента И - НЕ 2, С приходом высокого уровня на вход 9 состояние элементов И-НЕ 1, 2 не изменяется, а элемент И 5 срабаты 5 10 15 20 25 30 35 еает и пропускает высокий уровень на элемент И 4, который также срабатывает и формирует высокий уровень на входе триггера-защелки 7. В результате на выходе этого триггера...

Номер патента: 2000605

Опубликовано: 07.09.1993

Автор: Пулло

МПК: G06F 13/36

Метки: информации, передачей

...от абонента в узлы 4-7 и, если это необходимо, выдачу накопленной информации в ЭВМ,Рассмотрим процесс более подробно. Сигнал запуска проходит через элемент ИЛИ 30 и запускает генератор 22, который вырабать,вает последовательность импульсов, Эти импульсы поступают на вход счетного триггера 23, с выхода которого снимается сигнал "прием - передача", Кроме того, сигнал с выхода этого триггера запускает счетчик 24, осуществляющий выработку последовательности кодов от 1 до 8. Эти коды далее используются для указания адреса полубайта, считываемого от средств хранения выбранного абонента. Кроме того, коды от счетчика 24 дешифруются дешифратором 26, Импульс переполнения от счетчика 24 поступает в счетчик 25, 20006055 10 состояние которого...

Номер патента: 2001427

Опубликовано: 15.10.1993

Авторы: Данилов, Паниткин

МПК: G06F 3/05

Метки: ввода, информации, многоканальное

...подсчет отобранной информации, Сигнал "Чтение" закрывает второй элемент И 8, чем блокирует работу В случае отсутствия сигналов чтения со входа устройства и запроса с выхода мультиплексора 4 с выхода элемента НЕ 17 на управляющий вход блока памяти подается лог, 1. запрещающая запись в блок 14 памяти.При равенстве количества записанной в блок 14 памяти и отобранной информации показания счетчиков 11 и 12 совпадают, а на инверсном выходе блока 16 сравнения от35 40 45 50 гт; сутстнует признак елчтя информациидля последуощей обработкиТаким образом, выходнымсгналал многокэналыого устройства для ввода инфорлтации являются признак наличи формации для обработки, непосредственно значение информации и номер входного канала, по которому поступила...

Номер патента: 2001428

Опубликовано: 15.10.1993

Авторы: Коваленко, Малинин, Щетинин

МПК: G06F 7/50

Метки: сложения

...для отрезковсо 2 по Кбудет в том случае, когда толькоодин из старших битов операндов равен 1,а на все остальные входы, включая и допол- ЗОнительный вход младшего разряда, поданы"1", при этом сумма отрезка равна1,011111,.11(точкой отделен бит переполнения), С другой стороны правильность результата гарантируется тем, что 35дополнительно введенные элементы фактически суммируют подаваемые на их входычисла,Устройство работает следующим образом: на входы операндов сумматоров 1,140 Формула изобретенияуст ойстоо для сложения, содержащеее и 45 сумматоров и блок анализатора переносов, причем входы младших разрядов первого и второго операндов 1-го сумматора соедиены с первым и вторым информационньгми входами соответствующих разрядовтройства,...

Номер патента: 2001429

Опубликовано: 15.10.1993

Авторы: Авдеева, Быкова, Новик, Сарычев

МПК: G06F 11/00

Метки: анализатор, параллельный, сигнатурный

...воспользуемся тем, чтопостроенный рассматриваемый способом 20многовходовой параллельный сигнатурный анализатор может иметь до 2 - 1 =1665535 входов, В этом случае все остатки отделения х= О, 1 65535) на 9 (х) = х ++ х + х + х + 1 различные, т.е, биту данных 25на каждом входе будет соответствоватьсвое содержимое регистра сдвига,Для получения Н-матрицы (фиг, 2) использовались первые сорок степеней х, соответствующие входал сигнатурного 30анализатора. С целью уменьшения числаединиц о Н-матрице будем использоватьлишь те 40 значений х, остатки от делениякоторых 9(х) содержат по одной или по двеединицы. 35Для (х) степени 16 число остатков отделения х на 9(х), содержащих одну единицу, равно 16, а содержащих две единицы -120, Поэтому...

Номер патента: 2001430

Опубликовано: 15.10.1993

Автор: Рыбин

МПК: G06F 12/08

Метки: блоками, памяти

...20 25 30 35 40 45 50 55 элементов И блока выбора памяти, выход -го элемента ИЛИ подключен ко второму входу 1-го элемента И, выход которого соединен с синхровходом 1-го триггера, вход установки в единичное состояние первого триггера соединен с входом установки остальных триггеров в нулевое состояние и входом начальной установки устройства. Схема устройства представлена на чертеже,Устройство содержит регистр 1, дешифратор 2, блок выбора памяти 3, который включает триггеры 4, элементы И 5, элементы ИЛИ 6, элемент задержки 7, информационные входы 8, вход 9 записи, вход 10 начальной установки, выходы 11 управления блоками памяти.Введение блока выбора памяти в устройство управления блоками памяти отличает его от прототипа тем, что действие...

Номер патента: 2001431

Опубликовано: 15.10.1993

Авторы: Майзель, Рудый, Стеняев

МПК: G06F 13/00

Метки: внешними, запоминающими, информацией, между, обменом, устройствами, эвм

...7 управления содержит дешифратор 11 старших разрядов адреса, дешифратор 12 младших разрядов адреса, два элемента НЕ-ИЛИ-НЕ 13, 14 и элемент НЕ-И-НЕ 15, Информационные входы дешифратора 11 старших разрядов адреса и дешифратора 12 младших разрядов адреса являются адресным входом дешифратора 7 управления, выход первого элемента НЕИЛИ-НЕ 13 соединен с первым входом второго элемента НЕ-ИЛИ-НЕ 14 и является первым выходом дешифратора 7 управления, первый выход дешифратора 12 млад 5 10 15 20 25 30 35 ших разрядов адреса является вторым выходом дешифратора 7 управле ия, выход элемента НЕ-И-НЕ 15 является третьим выходом дешифратора 7 управления, первый вход элемента НЕ-И-НЕ 15 является управляющим входом дешифратора 7 управления, выход...

Номер патента: 2001432

Опубликовано: 15.10.1993

Авторы: Борисов, Карпов

МПК: G06F 15/36, G06F 7/58

Метки: величин, нечетких, сравнения

...параметра соответствует значение функции принадлсжностиРз (5) характеризующий принадлежность 1-го значения -го параметра некоторому заданному состоя ни ю объекта.В каждом блоке 3 -- 1 вычисляется 5 значение функции принадлежности для текущего значения 5. Блоки в частном случае могут быть выполнены в виде ПЗУ и программироваться на соответствующую функцию принадлежности, например, 10 "примерного равенства" линейного видарэ (Я) = гпах (0,1) Я - ы г 15где Яо, т - параметры положения и размаха функции принадлежности, характеризующие значения параметра, соответствующие безусловному состоянию объекта в заданном состоянии, и размах функции принадлежности соответственно.В блоках 4-1 - 4-щ выделяются соответственно минимальные значения по...

Номер патента: 2002296

Опубликовано: 30.10.1993

Автор: Авраменко

МПК: G06F 1/025

Метки: кусочно-линейных, ортогональных, сигналов, формирования

...знаковых перемножителей 5 дополнительных групп знаковых перемножителей, выходы которых являются информационными выходами 7-21 устройства формирования ортогональных кусочно-линейных сигналоо. Информационный выход5 10 20 30 35 40 45 50 55 каждого первого знакового перемножителя 5 к-й группы, кроме первой, дополнительных групп знаковых перемножителай соединен с информационными входами второго знакового перемножителя К-й группы дополнительных четырех групп знаковых перемножителей, а его знаковый вход - с выходом гп+2 - 1)-го разряда пятирэзрядного двоичного счетчика 2. Знаковые входы вторых. знаковых перемножителей 5 К-й группы знаковых перемножителей, кроме первой, дополнительных четырех групп знаковых перемнокителей соединены с выходом...

Номер патента: 2002297

Опубликовано: 30.10.1993

Автор: Кириллов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...кроме младшего, осуществляется через блоки 3 задержки, выходной сигнал суммы с каскадов 7 накапливающего сумматора, кроме старшего, снимается через блоки 4 задержки на выходные регистры 6, тактовые входы которых подключены к переключателю 5. Информационные входы переключателя 5 подключены к входам регистров 2, э управляющие входы - к управляющим входам 13 накапливающего сумматора,Работает накапливающий сумматор следующим образом,С какдым импульсом тактовой последовательности число, присутствующее на входах, суммируется с числом, хранящимся в регистрах 2, однако запись в регистры 2 происходит последовательно, начиная с младшего разряда, Время задержки записи выбирается примерно равным времени задержки выдачи импульса переполнения...

Номер патента: 2002298

Опубликовано: 30.10.1993

Авторы: Артемов, Волин, Груздов, Лизоркин, Лизоркина

МПК: G06F 9/40

Метки: выполнения, подпрограмм

...входы 167 - 1 - 167 - 4, упранляющий вход 167-5, второй выходной регистр 78 - информационный вход 168-1, управляющий вход 168-2, Шестой входной регис.гр 80 имеет информационный вход 169-1, управляющий вход 169 - 2. третий элемент 81 сравнения - первый и вторОЙ информационные входы 170 в и 170 в , десятый коммутатор 82 - первый и второй информационные входы 171 - 1 и 171-2, управляющий вход 171 - 3, шестой входной регистр 83 - информационный вход 172-1, управляющий вход 172-2, второй сумматор 85- первый и второй информационные входы 1731 и 175 - 2, одиннадцатый коммутатор 86 - с первого по четвертый информационные входы 174-1 - 174-4, управляющий вход 174-5, двадцать четвертый дополнительный регистр 79 - первый и второй информационные...

Номер патента: 2002299

Опубликовано: 30.10.1993

Автор: Ядыкин

МПК: G06F 11/28

Метки: отладки, программ

...5 времени), ло которому устанавливается в нулевое состояние триггер 52 ответа и сбрасывается сигнал 27 ответа (момент Т 5 времени). Таким образом. обслукивание запроса 30 на обмен, выставленное в момент Т 1 времени, будет закончено в момент Т 6 времени.Однако после сигнала 37 конца операции блок 10 синхронизации формирует сигналы сброса 38 и фронта 39. Нулевое состояние сигнала 38 сбрасывает триггер 49 запроса и снимает приоритет ПР 1, При этом нулевое состояние сигнала 39 запрещает прохождение запросов 30-32 на триггера 49-51,В момент Т 2 времени по третьему каналу был выставлен запрос 32 на обмен. до этого проверен адрес по входам 16 на соответствие зоне адресов по входам 23 в селекторе 4 адреса и установлен сигнал разрешения. но этот...

Номер патента: 2002300

Опубликовано: 30.10.1993

Авторы: Гусейнов, Жолкевский, Назин, Суханов, Тюрин, Шор

МПК: G06F 13/00

Метки: ввода, дискретных, микроэвм, сигналов

...входы соответствующих элементов И 10 и И - НЕ 11 групп объединены. Выходы соответствующих элементов И 10 и И - НЕ 11 групп объединены и подключены к соответствующим входам первого элемента И 3, выход которого соединен с синхровходом первого регистра 20, Информационный выход последнего является информационным входом второго регистра 21, синхровходы которого подключены к выходу второго элемента 24 задержки. Вход разрешения выборки оперативной памяти 18 подключен к минусовой шине источника питания, Выход четвертого элемента И 6 является входом сброса первого регистра 20. Выходы четвертого 6 и пятого 7 элементов И являются первыми входами третьего 14 и четвертого 15 элементов ИЛИ соответственно. Выход третьего элемента ИЛИ 14 подключен к...

Номер патента: 2003172

Опубликовано: 15.11.1993

Автор: Козлов

МПК: G06F 3/00

Метки: микрокалькулятор, обслуживания, работников, сферы

...с номерами О, 1, 2 - 9.При десятираэряднам индикаторе 3 четвертый реверсивный счетчик 10 содержит семь последовательно соединенных двоична-десятичных реверсивных счетчиков, 40 счетным входом первого из которых образуется вход счетчика 10. Двоична-десятичным счетчиком 7 - 9 соответствуют первыетри разряда, а последовательно соединенным двоична-десятичным реверсивным счетчикам в составе четвертага счетчика 10,остальные семь разрядов индикатора 3.Реверсивные счетчики 7-10 в зависимости от состояния входов режима работы обеспечивают подсчет импульсов на выходах шифратора 14 в прямом или обратном направлениях, В режиме прямого счета на одних выходах счетчиков 7 - 9 при переходе иэ 9-го в О-е состояние формируется импульс длительностью 0,01...

Номер патента: 2004012

Опубликовано: 30.11.1993

Авторы: Артемов, Волин, Груздов, Лизоркин, Лизоркина

МПК: G06F 9/40

Метки: вызова, подпрограмм

...информационными входами 131-1, 134-1 коммутатора 55, 58 и с первым информационным входом 128-1 регистра 52. Выход коммутатора 55 подключен к информационному входу 132-1 регистра 56, выход которого соединен с вторым информационным входом 134-2 коммутатора 58 и с четвертым информационным входом 135-4 коммутатора 59, к третьему информационному входу 135-3 которого подключен выход блока 57 памяти параметров, Выход коммутатора 59 соединен с информационным входом 136-1 регистра 60, выход которого подключен к выходной шине 80, Выход коммутатора 62 соединен с информационным входом 138-1 регистра 63, выход которого подключен к выходной шине 81 и через блок 61 выработки модифицированного значения адреса к второму информационному входу 137-2...

Номер патента: 2004924

Опубликовано: 15.12.1993

Авторы: Архипов, Корнышев

МПК: G06F 12/08

Метки: динамической, записи, памятью, сигнала, сигналов, телевизионного, формирования

...ДИНАМИЧЕ-, СКОЙ ПАМЯТЬЮ ПРИ ЗАПИСИ ТЕЛЕВИ-ЗИОННОГО СИГНАЛА, содержащее 40 делитель частоты, установочный вход кото-рого является синхровходом устройства, первый выход делителя частоты соединен с тактовым входом регистра, информационные входы делителя частоты и регистра являются тактовым входом устройства, первый разрядный выход регистра соединен с входом сброса ВЯ-триггера, второй разрядный выход регистра является выходом разрешения записи-считцвания уст ройства, а третий разрядный выход регистра соединен с установочными входа-ми первого и второго ВЗ-триггеров, выходы которых являются выходами выборки55 Изобретение относится к устройствамуправления динамической памятью и может быть использовано для управления динамической памятью при...

Номер патента: 1839243

Опубликовано: 30.12.1993

Автор: Змазнев

МПК: G05B 23/02, G06F 11/00, H05K 10/00 ...

Метки: восстановления, мажоритарного, сигналов

...66 о случае их превышения. На выходе 66 формируется логическая "1", если уровень входного сигнала ОкОоп 1, а на выходе 65. если ОнхОоп 2 2, где Ооп 2Ооп 1.Узел 19 связи (фиг.8) содержит транзисторный ключ 93 с оптроном 94 и Функционально предназначен для контроля линии связи выхода 7 с нагрузкой 8 и наличия питания на ней, В ре;ш ма отсутствия управления контакты коммутирующих узлов разомкнуты, что при наличии питания на нагрузке приводит к возбуждению оптрона 94. Ключ 93 закрыт и на выходе 9 устройства имеется сигнал Х 9 - "Логическая 1".Блоки 3 - 5 управления (фиг,9) представляют собой блоки с выходными транзисторными ключами 95, формирующими управляющий сигнал соответствующий"Логической 1", на выходах б при замыкании тумблера 96...

Номер патента: 1839244

Опубликовано: 30.12.1993

Авторы: Скрябин, Смирнов

МПК: G06F 3/02

Метки: ввода, информации

...вход которого. соединен с тактовым входом триггера 23 и с тактовым входом выходного блока 15. Синхровход выходного блока 15 соединен с синхровходом регистра 22, вход й-го разряда которого соединен с выходом источника 24 логического "0". Выход М-га разряда регистра 22 соединен с информационным входом триггера 23. Последовательный вход регистра 22 соединен с выходом источника 24 логической "1",Регистр 22 выполнен, например, на микросхемах 133 ИР 1, которые являются четырехразрядным регистром сдвига в интегральном исполнении с вазможностью параллепьнога ввода информации. Тактовый вход С первого регистра 133 ИР 1 является тактовым входом регистра 22. Синхравход С 2 регистров 133 ИР 1 соединен с синхровходом регистра 22, Паследовательный вход...

Номер патента: 1839245

Опубликовано: 30.12.1993

Автор: Киселев

МПК: G06F 3/02

Метки: ввода, панель, сенсорная, символов, устройства

...обеспечивается электрическая связьмежду соответствующими элементами, расположенными на слоях 1 и 2. Двухэаходныеспиральные печатные элементы 3 размещены в плоскостях слоев 1 и 2 печатной платыв виде матрицы в соответствующих прямо- .угольных о знакомест символов,на фигурах не показаны),Кроме того, сенсорная панель содержитемкостные элементы, обкладки которых выполнены на слоях печатной платы в видечетырех металлизированных площадок6,7,8,9 (фиг,За) и 10,11,12,13 (фиг,Зб),Две стороны треугольных металлизированных площадок образованы отрезкамикасательных к внешним виткам двухзаходных печатных элементов,аА,АЬ,ЬВ,Вс,сС,Сб,е 0,01 (фиг.За) иЕЬ,Е 9,9 Н,Нгл,а(3,6 ФГ,пЕ (фиг,Зб)Указанные отрезки касательных ориентированы параллельно к...

Номер патента: 1839246

Опубликовано: 30.12.1993

Авторы: Берштейн, Казупеев, Коровин, Мелихов, Перельман

МПК: G06F 15/20, G06F 7/00

Метки: информации, нечеткой

...адреса эталонных ситуаций, группа информационных выходов которого соединена с группой информационных входов блока хранения эталонной ситуации, первый и второй входы записи и вход выбора устройства соединены с соответствющими входами блока микропрограммного управления, вход выбора операции устройства соединен с управляющим входом блока параллельного определения наибольшего или наименьшего числа, входы кода операции устройства соединены с выходами кода операции операционного блока, управляющий выход устройства соединен с выходом устройства блока микропрограммного управления, третья группа информационных входов устройства соединена с группой информационных входов блока последовательного сравнения с порогом, вход режима которого...

Номер патента: 1839247

Опубликовано: 30.12.1993

Авторы: Берштейн, Казупеев, Коровин, Мелихов, Перельман

МПК: G06F 15/20, G06F 7/00

Метки: информации, нечеткой

...48, Группа информационных выходов регистра 46 соединена с второй группой информационных входов сумматора 48. Группа выходов трех младших разрядов сумматора соединена с выходами 15 блока выбора эталона, Группа выходов трех старших разрядов результата суммирования поступает на элемент ИЛИ - НЕ 49, Выход "Перенос" сумматора 48 и выход элемент ИЛИ - Е 49 соединены с входами элемента И-НЕ 50, выход которой соединен с выходом 18 блока выбора эталона,На фиг. 4 входы дешифратора 51 соединены с адресными входами 24 блока 17 памяти. Сигнал 26 выбора соответствующего блока памяти от блока 8 управления вместе с сигналом 22 записи поступает на вход элемента И 52, выход которого соединен с . управляющим входом выбора дешифратора 51. При нулевом...

Номер патента: 1839248

Опубликовано: 30.12.1993

Авторы: Авгуль, Антонов, Гришанович, Егоров

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...элементов 1, , 5 сложения по модулю два, элемент И 6, два мажоритарных элемента 7 и 8 с порогом два, два мажоритарных элемента 9 и 10 с порогом четыре, мажоритарный элемент 11 с порогом шесть, мажоритарный элемент 12 с порогом восемь, полусумматор 13, одноразрядный двоичный сумматор 14, тринадцать входов 15, ., 27 и четыре выхода 28, ., 31.Устройство для подсчета числа единиц работает следующим образом,На входы 15, 27 подаются двоичные переменные Х 1, Х 13 соответственно, на выходах 28, , 31 реализуются булевы функции 10, , 13 соответственно, значения которых составляют двоичный код й = 813 + +412+ 2 т 1+ 10 числа логических "1", содержащихся во множестве входных сигналов Х 1, , Х 13. Булевы функции 0, тз реализуются Формула изобретения...

Номер патента: 1839249

Опубликовано: 30.12.1993

Авторы: Остроумов, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/46

Метки: доступа, магистрали, приоритетного

...коммутации второго канала и соединен с вторым входом первого элемента ИЛИ 8,1 первого канала, Выход элемента ИЛИ 9,1 (9,2) каждого канала соединен с единичным входом триггера 4,1 (4,2) прерывания, единичный выход 31.1 (31.2) которого является выходом прерывания одноименного канала. 3-вход триггера 4.1 (4,2) прерывания каждого. канала соединен с шиной единичного потенциала устройства, а вход сброса - с входом 29.1 (29,2) подтверждения одноименного канала. Выход элемента И 6,1 (6,2) каждого канала соединен с первым входом элемента ИЛИ 9.2 (9,1) другого канала. Выход элемента И 7.1 (7,2) первого канала соединен с вторым входом элемента ИЛИ 8.2 (8,1) второго канала, Выход 33,1 (33.2) буферного элемента 10.1 (10,2) каждого канала является...

Номер патента: 1839250

Опубликовано: 30.12.1993

Авторы: Власов, Насакин, Погорелов

МПК: G06F 11/00

Метки: имитатор, канала

...этом сигналом с дешифратора группы 53 дешифраторов кодов микроопераций значение счетчика 52 переписывается на счетчик 51 через селекторы 64 и 62 и далее выбираются микрокоманды, содержащие информацию следующего управляющего слова, либо микрокоманда, анализирующая признак необходимости выполнения следующего теста проверки ПЧ.При приеме данных от ПУ возникает необходимость их контроля. Такой контроль осуществляется с помощью пульта управления, который обеспечивает индикацию необходимого массива данных или байта состояния из оперативной памяти блока 4, или содержимого регистра 3, а также с помощью блоков 1 и 2, которые обеспечивают автоматическое сравнение схемой 78 сравнения, данных от ПУ с эталонными, содержащимися в памяти блока 4,...