G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1834544

Опубликовано: 27.03.1995

Авторы: Кочкин, Кутаев, Полетаев, Скибарко, Соловьев, Степанов

МПК: G06F 17/15

Метки: коррелятор

...занимающихВрЕМя узапМтоап Гт где б - тактовая частота генератора тактовых импульсов.По окончании М-го тактового импульса в регистрах эталонного и анализируемого изображений имеют записанные отсчеты соответствующих изображений. Используя матричную форму записи изображений, имеем где первый индекс обозначает номер сдвигового регистра соответствующего изображения, а второй индекс - номер выхода регистра.Вследствие того, что изображение Рд и Рэ бинарные, отсчеты этих изображений 1 дл и 1 э 1 могут принимать только два значения "1" или "0", что позволяет использовать для вычисления взаимно корреляционной функции элементы И-НЕ с открытым коллекторным выходом, нагруженные на токовые сумматоры. При этом на соответствующем входе токового...

Номер патента: 1835206

Опубликовано: 27.03.1995

Авторы: Болохов, Володичев

МПК: G06F 7/04, G06F 7/06

Метки: ближайшего, заданному, поиска, числа

УСТРОЙСТВО ДЛЯ ПОИСКА ЧИСЛА, БЛИЖАЙШЕГО К ЗАДАННОМУ, содержащее регистры большего и меньшего значений, регистр заданного числа, две схемы сравнения, два элемента И, элемент задержки, причем входы анализируемого числа устройства соединены с информационными входами регистров большего и меньшего значений и входами первых групп первой и второй схем сравнения, входы вторых групп которых соединены с первой и второй группами выходов коммутатора соответственно, вход тактовых импульсов устройства соединен с входом элемента задержки и первыми входами первого и второго элементов И, вторые входы которых соединены с выходами "Меньше" соответствующих схем сравнения, выходы регистров большего и меньшего значений являются выходами соответственно...

Номер патента: 1466533

Опубликовано: 20.04.1995

Авторы: Воробьев, Кнеллер, Пац

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая группу процессоров и периферийный процессор, входы выходы обмена процессоров группы соединены с первыми входами выходами обмена соответствующих коммутирующих устройств, вторые входы-выходы обмена которых соединены через общую магистраль обмена с входом выходом обмена оперативного запоминающего устройства, отличающаяся тем, что, с целью расширения функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем, в нее введены блок прерывания, группа блоков обмена, группа блоков остановки, причем выход признака ввода вывода каждого процессора группы подключен к соответствующему входу запроса прерывания блока прерывания и к первому входу соответствующего...

Номер патента: 1367753

Опубликовано: 30.04.1995

Автор: Вербовецкий

МПК: G06F 7/552, G11C 11/42

Метки: вычислитель, квадратного, корня, оптический, страничный

1. ОПТИЧЕСКИЙ СТРАНИЧНЫЙ ВЫЧИСЛИТЕЛЬ КВАДРАТНОГО КОРНЯ, содержащий оптический сумматор и блок управления, первый выход которого подключен к управляющему входу оптического сумматора, отличающийся тем, что, с целью повышения точности вычислений, он содержит первый и второй оптические сдвиговые регистры, оптический сумматор, первый и второй оптические инверторы, блоки оптической связи с первого по четвертый, управляемый оптический светопереключатель, светоделитель и блок управления, причем первый информационный вход первого оптического сдвигового регистра является информационным входом вычислителя, выход первого оптического сдвигового регистра через первый блок оптической связи оптически связан с первым информационным входом оптического...

Номер патента: 1779180

Опубликовано: 27.05.1995

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЦ, содержащее m вычислительных модулей первого типа (m фиксированное число, m n, n размерность перемножаемых матриц), причем первый и второй информационные входы и первый настроечный вход устройства соединены соответственно с первым и вторым информационными входами и первым настроечным входом первого вычислительного модуля первого типа, первый и второй информационные входы и первый настроечный выход i-го вычислительного модуля первого типа (i 1, m 1) соединены соответственно с первым и вторым информационными входами и первым настроечным входом (i + 1)-го вычислительного модуля первого типа, синхровходы m вычислительных модулей первого типа...

Номер патента: 1819019

Опубликовано: 09.06.1995

Авторы: Косьянчук, Лиходед, Соболевский, Чернега, Якуш

МПК: G06F 17/13, G06F 17/16

Метки: алгебраических, линейных, решения, систем, уравнений

...триггеры 19 и 20 соотв(;.ственно в единичное и нулевое состояние. На выходе элементов И 41, НЕ 43 и НЕ 44 формируются единичные сигналы, которые открывают группы элементов И 26,И 27, И 31, И 32 и элемент И 42, При этомэлемент Ь, подаваемый на вход 7 по заднему фронту тактового импульса, записывается в регистр 11, в регистрах 15) происходит циклическая перезапись элементов а 1, на выходе умножителя 17 формируется значение 1с=Ь еакоторое подается на вход регистра 13 и записывается в него на следующем такте. В третьем режиме работы на входы 8 и 9 подаются нулевые сигналы, которые устанавливают триггеры 19 и 20 в нулевое состояние. На выходе элементов И 38, НЕ 43 и НЕ 44 формируются единичные сигналы, которые открывают группы сигналов И...

Номер патента: 1819020

Опубликовано: 09.06.1995

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: матриц, обращения

...настроечный вход 32, синхровход 33, регистры 34-37, умножитель 38, вычитатель 39, группы элементов И 40-45,.группы элементов ИЛИ 46 и 47; триггеры 48 и 49, элементы И 50 и 51, элементы ИЛИ 52, элемент ИЛИ-НЕ 53, элемент НЕ 54, узел задержки 55, регистрыузла задержки 56 (1=1, и)первый информационный выход 57, второй информационный выход 58, третий информационный выход 59, первый настроечный выход 60 и второй настроечный выход 61.В осйову работы устройства для обращения пхп-матриц положен метод ГауссаЖордана, который представляется следующими рекуррентными соотношениями (В"А ); К=1,п.( )=а ( -а (как1= К+1,п, ) = К+1,п+Кя) (ка = аК+1,п+Кк+и )к3Ьц=ами+1("При описании работы устройства вобозначении а( ) индекс (К) указывает номер...

Номер патента: 1819017

Опубликовано: 20.09.1995

Авторы: Анисимов, Болтянский, Зингер, Китайгородский, Комарченко, Матвеев, Машаров, Сарачев, Щекин

МПК: G06F 15/00

Метки: микроэвм

...элементов развязки, узел селектора адреса сборки 168 сигнал "Выбор кристалла памяти" 20,17,Кроме того, сигнал с выхода элемента И 155 проходит через элементы И 154 для формирования сигнала "Ответ устройства" 20.13 и, проходя через элемент И-НЕ 149 и резисторную сборку 168, формируется сигнал "Разрешение памяти" 20,18. Управляющие сигналы 20.(18 - 15) поступают в узел элементов памяти 101 для управления элементами памяти 115 - 130.Сигнал с второго инверсного выхода второго триггера с защелкой 158 подается на.второй вход разрешения второго.дешифратора 134 для формирования сигналов выбор адреса 20,(30 - 27),.Центральный процессор 2 управляет диагностикой устройства ввода-вывода, записью и считыванием статического ОЗУ 4.При этом...

Номер патента: 1832976

Опубликовано: 27.10.1995

Авторы: Дикарев, Шишкин

МПК: G06F 1/04

Метки: контролем, таймер

ТАЙМЕР С КОНТРОЛЕМ, содержащий блок памяти, делитель частоты, счетчик импульсов, задающий генератор, два элемента ИЛИ, элемент задержки, два формирователя импульсов, элемент сложения по модулю два, триггер, причем выход задающего генератора соединен с синхровходом делителя частоты, вход начальной установки таймера подключен к входу обнуления счетчика импульсов, информационные выходы старших разрядов счетчика импульсов соединены с информационными входами блока памяти, выходы которого соединены с входами установки в единицу, старших разрядов счетчика импульсов, отличающийся тем, что, с целью повышения быстродействия в режимах задания и контроля установки, он содержит два элемента НЕ, три элемента И-НЕ, третий формирователь, импульсов, два...

Номер патента: 1819116

Опубликовано: 10.12.1995

Авторы: Дмитров, Мощицкий, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: резервированная, трехканальная

...23 и с выхода 31,3 процессора 1.3. После окончания решения задачи В в процессоре 1.3 появляется единичный сигнал на его выходе 31,3, Этот сигнал модифицирует адрес выборки следующей микрокоманды, которая заносит результат решения задачи В в регистр 3, после чего производится установка процессора 1.3 в исходное состояние. Следующая микрокоманда произведет загрузку задачи С из регистров 2.2 в процессоры 1,2, 1.3. Далее начинается второй цикл решения задач в процессорах, В этом цикле процессор 1.1 решает задачу В, а процессоры 1.2, 1.3 - задачу С.Если в первом цикле решения задач раньше закончилось решение задачи В в процессоре 1.3, чем задачи А в процессорах 1 1, 1;2;"то код результата решения задачи В заносится в регистр З,.после чего...

Номер патента: 1400330

Опубликовано: 10.12.1995

Автор: Пономарев

МПК: G06F 17/18

Метки: объекта, параметра, технического

1. СПОСОБ КОНТРОЛЯ ПАРАМЕТРА ТЕХНИЧЕСКОГО ОБЪЕКТА путем сравнения его усредненного значения с границами поля допуска, разделяющего множество значений параметра на годные и негодные, отличающийся тем, что, с целью сокращения времени контроля, выделяют три зоны контроля: зону безусловной годности, зону безусловной негодности и зону неопределенности, сравнивают текущее значение параметра с границами зоны безусловной годности, принимают параметр годным, если он находится в пределах этой зоны, в противном случае сравнивают текущее значение параметра с границами зоны безусловной негодности и принимают параметр негодным при нахождении его в пределах данной зоны, при попадании текущего значения параметра в зону неопределенности контроль...

Номер патента: 1306360

Опубликовано: 20.12.1995

Автор: Манякин

МПК: G06F 3/02

Метки: ввода, доступом, информации, ограниченным

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ С ОГРАНИЧЕННЫМ ДОСТУПОМ, содержащее генератор импульсов, счетчик, первый регистр, первый дешифратор, блок коммутационных элементов, мультиплексор, блок защиты от дребезга, выход генератора импульсов соединен со счетным входом счетчика, информационные выходы первой и второй групп которого соединены с информационными входами первого регистра, информационные выходы первой группы счетчика соединены с входами первого дешифратора, информационные выходы второй группы счетчика соединены с адресными входами мультиплексора, выходы первого дешифратора соединены с входами блока коммутационных элементов, выходы которого соединены с информационными входами мультиплексора, выход которого соединен с входом блока защиты от...

Номер патента: 1826787

Опубликовано: 20.12.1995

Авторы: Дмитриев, Кляшторный, Макушкин, Миль

МПК: G06F 15/76

Метки: процессор

...операндов 7.В командах условных и безусловных переходов из блока памяти операндов 6 считывается в счетчик команд 1 адрес перехода 35 по программе.Рассмотрим работу процессора приконтролировании правильности хранения программ. В список команд процессора вводится команда "Циклическое сложение" 40 ЦСЛ). Команда выполняется следующимобразом; предварительно (в предыдущей команде) в индексный регистр 5 заносится число, равное длине массива команд, который подлежит контролю. Последней коман дой этого массива является псевдокоманда,дополняющая сумму всех предшествующих ей команд, начиная с команды, следующей за командой ЦСЛ, до нуля.В первом машинном также происходит 50 считывание команды из блока памяти программ 2 в регистр команд 3....

Номер патента: 849893

Опубликовано: 10.01.1996

Автор: Глушков

МПК: G06F 15/16

Метки: вычислительная

1. ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая вычислительные машины, коммуникационно-управляющие процессоры, распределенные по уровням иерархии, и внешние устройства, отличающаяся тем, что, с целью повышения гибкости системы, снижения требований к скоростям информационных обменов повышения коэффициента использования оборудования, в нее введены анализаторы процессов вычислений по числу вычислительных машин и коммуникационно-управляющих процессоров, причем каждая вычислительная машина соединена информационной и управляющей шинами с соответствующим анализатором процессов вычислений, соединенным информационной и управляющей шинами с соответствующим комумникационно-управляющим процессором первого уровня, а каждый коммуникационно-управляющий процессор...

Номер патента: 1582871

Опубликовано: 20.02.1996

Автор: Чижухин

МПК: G06F 7/552

Метки: возведения, модулю, степень, чисел

1. УСТРОЙСТВО ВОЗВЕДЕНИЯ ЧИСЕЛ В N-Ю СТЕПЕНЬ ПО МОДУЛЮ, содержащее регистры основания степени, модуля, показателя степени и хранения промежуточных результатов, первые блок умножения и деления, первую и вторую группы элементов И, первую группу элементов ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в него введены вторые блок умножения и деления, третья, четвертая и пятая группы элементов И, вторая и третья группы элементов ИЛИ, а регистр показателя степени выполнен сдвиговым в сторону младших разрядов, причем выход регистра хранения промежуточных результатов соединен с первыми входами элементов ИЛИ первой и второй групп и первыми входами элементов И первой группы, выход регистра основания степени соединен с первыми входами...

Номер патента: 1642882

Опубликовано: 20.02.1996

Авторы: Афонин, Глушан, Рябец, Щербаков

МПК: G06F 17/00, G06F 17/50

Метки: задачи, размещения, решения

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЗАДАЧИ РАЗМЕЩЕНИЯ, содержащее генератор тактовых импульсов, блок памяти топологии графа, три группы регистров, первый коммутатор, элементы И, группы элементов И, элементы задержки, группы элементов ИЛИ, первый буферный регистр, два регистра сдвига, блок формирования перестановок, первый триггер, вычитатель, сумматор, первую схему сравнения, элемент ЗАПРЕТ, причем информационные входы устройства соединены с установочными входами блока памяти топологии графа, выход генератора тактовых импульсов соединен с входом управления сдвигом первого регистра сдвига, выход элемента ЗАПРЕТ соединен с синхронизирующим входом блока формирования перестановок, информационные выходы блока формирования перестановок соединены с...

Номер патента: 1485884

Опубликовано: 27.02.1996

Авторы: Кукушкин, Литюк, Ляшек, Цыганков

МПК: G06F 7/552

Метки: амплитуды, вычисления, квадратурным, сигнала, составляющим

УСТРОЙСТВО ВЫЧИСЛЕНИЯ АМПЛИТУДЫ СИГНАЛА ПО ЕГО КВАДРАТУРНЫМ СОСТАВЛЯЮЩИМ, содержащее первый и второй блоки выделения модуля числа, входы которых являются входами первой и второй квадратурных составляющих устройства, три умножителя, два сумматора, причем выход первого умножителя соединен с входом первого слагаемого первого сумматора, входы первого и второго коэффициентов устройства соединены с входами первых сомножителей первого и второго умножителей соответственно, два блока выделения максимального числа, блок задержки, выход которого соединен с первым входом первого блока выделения максимального числа, отличающееся тем, что, с целью сокращения аппаратурных затрат и повышения точности вычисления, выход первого блока выделения модуля числа...

Номер патента: 1834542

Опубликовано: 27.02.1996

Автор: Деев

МПК: G06F 7/50

Метки: к-ичный, одновременного, последовательный, сложения, сумматор, чисел

...на выходе появится сигнал, отличный от г, или на выходе появится сигнал, совпадающий с ю, где т = О, или х = 2 . Вследствие этого следующий такт нельзя еще гарантированно считать моментом окончания счета (ибо возможно в этом такте появление сигнала, отличного от т ). В таком случае на вход сумматора еще раз подается пара сигналов ( ), После этого в следующем такте нагвыходе гарантированно появится сигнал т, означающий, что в числе, изображающем сумму, появился старший разряд, левее которого в бесконечном количестве сплошь идет сигнал г(ОООУ,+1, если сумма -число положительное 222 У,+1 если сумма - число отрицательное). Появление на выходе сигнала т служит, таким образом, сигналом окончания счета в сумматоре и в следующий момент можно...

Номер патента: 1834545

Опубликовано: 20.03.1996

Авторы: Борисенко, Горбас, Иванченко, Калашников, Новиков, Пивен, Соловей

МПК: G06F 17/00

Метки: дефектов, поверхностных

...соответствующих границам локального окна в данной строке, выделяют видеосигналы телекамеры, лежащие только в пределах границ локального окна, производят обнаружение дефектов 55 детали путем сравнения выделенных видеосигналов с эталонными и пространственные характеристики обнаруженных дефектов сравнивают с заданными пороговыми значениями, отличающийся тем, что, с целью повышения качества Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического При выявлении несовпадения позиций локального окна и телеизображения контролируемого кольца, т.е, влияния разброса Формула изобретения СПОСОБ АВТОМАТИЧЕСКОГО. КОНТРОЛЯ ПОВЕРХНОСТНЫХ ДЕФЕКТОВ ДЕТАЛЕЙ, заключающийся в том, что...

Номер патента: 591115

Опубликовано: 10.04.1996

Автор: Кравченко

МПК: G01J 1/02, G06F 7/64

Метки: интегрирующее, модульное

МОДУЛЬНОЕ ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО, содержащее в каждом модуле узел вычисления мантиссы приращения, узел выравнивания порядка, сумматор приращения, узел формирования переменной, причем первый выход узла формирования переменной каждого модуля соединен с первым входом узла вычисления мантиссы приращения предыдущего модуля, второй вход которого соединен с соответствующим входом устройства, выход узла вычисления мантиссы приращения через узел выравнивания порядка соединен с первым входом сумматора приращения, второй выход узла формирования переменной соединен с соответствующим выходом устройства, отличающееся тем, что, с целью упрощения устройства, в каждый модуль его введены элементы И, ИЛИ, причем выход сумматора приращения через первый...

Номер патента: 833082

Опубликовано: 20.04.1996

Авторы: Глушков, Гребнев, Деркач, Жук, Иваськив, Капитонова, Климентович, Летичевский, Рабинович

МПК: G06F 15/16, G06F 3/00

Метки: вычислительная, мультипроцессорная

1. МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая M процессоров, каждый из которых соединен двухсторонней связью с соответствующим блоком регистров связи, M блоков перестраиваемых передатчиков, M блоков перестраиваемых приемников, M блоков дешифрации команд управления передачей и M блоков дешифрации команд управления приемом, причем первая и вторая группы выходов i-го блока регистров связи подключены соответственно к первым группам входов i-тых блоков дешифрации команд управления передачей и блока перестраиваемых передатчиков, группа выходов которого соединена с шинами передачи данных системы, а вторая группа входов с первой группой выходов i-го блока дешифрации...

Номер патента: 1825189

Опубликовано: 10.05.1996

Авторы: Александров, Алембаторов, Воскобоев, Гунько, Егоров, Егоршев, Золотухин, Иванков, Ильяшевич, Краснопирка, Кудрявцев, Кузьмин, Марухно, Матвеев, Новиков, Полунин, Соколов, Спельников, Тарасов, Фирсов

МПК: G06F 15/00

Метки: информации, полетной, регистрации, сбора

...известная микГ осхемд 564 ИЕ 14, В кдчестве одновибрдторд 209 переноса года здесь и дялее по тексту н других блоках иссользуется известдя ликросхемд 564 Ас 1, Диоды 165 устанопки лиут, 166 у.тдовки часов, 167 установки дей, 168 установки месяцев служдт для развязки цепей импульсов Т 1 и Т 2 рс проведении установки нрелени (дждс любой кнопки 161, , 164). Тактирукэщие импульсы частоты 1024 Гц с выхода заддющ.го генерагорд 175 илпульсов поступают нд блок 2 синхронизации,Блок 5 вывода информации (фиг. 6) средстдоляот собой известное устройство - Фровой синтезатор речи (ЦСР), Нд вход блока 5 вывода информации поступает КООС от второго блока 8 памяти, Этот сигнал поступает непосредстнено а пероый вход рес истра временного хранения,...

Номер патента: 1487703

Опубликовано: 20.05.1996

Авторы: Глушан, Калмычек, Курейчик, Рябец

МПК: G06F 17/00

Метки: задачи, плоскости, размещения, решения, схемы, элементов

Устройство для решения задачи размещения элементов схемы на плоскости, содержащее генератор тактовых импульсов, блок памяти топологии графа, блок памяти, элементы И, группу элементов И, группу элементов ИЛИ, блок регистров, элементы задержки, первый буферный регистр, сумматор, два распределителя импульсов, блок формирования перестановок, первый триггер, вычитатель, схему сравнения, элемент ЗАПРЕТ, первый коммутатор, шифратор, дешифратор и блок умножения, входы множимого которого соединены с выходами вычитателя, а вход множителя с выходом дешифратора, вход которого соединен с выходом шифратора, информационный вход устройства соединен с информационным входом блока памяти топологии графа, выход генератора тактовых импульсов соединен с...

Номер патента: 1575780

Опубликовано: 27.05.1996

Авторы: Виноградов, Галкин, Климентьев, Чумаков

МПК: G06F 11/18, H05K 10/00

Метки: асинхронных, выброса, мажоритарного, сигналов

Устройство для мажоритарного выброса асинхронных сигналов, содержащее последовательно соединенные мажоритарный элемент и элемент задержки и N каналов, каждый из которых содержит входной триггер, выход мажоритарного элемента является выходом устройства, а счетные входы входных триггеров всех каналов подключены к информационным входам устройства, отличающееся тем, что, с целью расширения области применения устройства за счет мажорирования бинарных асинхронных сигналов, в него дополнительно введены триггер управления, а в каждый канал первый и второй элементы И и элемент ИЛИ, причем в каждом канале прямой и инверсный выходы входного триггера подключены к первым входам первого и второго элементов И соответственно, выходы которых соединены с...

Номер патента: 1812885

Опубликовано: 27.06.1996

Авторы: Лагутин, Резник

МПК: G01S 13/00, G06F 17/00

Метки: буферизации, непрерывного, сигнала, синхронизации

...разряду "Сброс" первого информационного входа 1) 19 блока, первый вход установки а "единицу" (Б 1) первого триггера 58 подключен к первому управляющему входу (Ч 1) 18 блока, второй вход установки в "единицу" (2) первого триггера 58 подключен к выходу четвертого элемента И 60, прямой выход первого триггера 58 подключен к первым входам второго 61 и третьего 62 элементов ИЛИ и второму входу первого элемента И 53, а инверсный выход первого триггера 58 подключен к семнадцатому выходу блока и динамическому входу установки в "единицу" (Б) второго триггера 59, Второй вход установки в "ноль" (2.2) второго триггера 59 и первые входы четвертого 63 и пятого 64 элементов ИЛИ соединены с выходом пятого И 65, первый вход которого и первый вход шестого...

Номер патента: 1826784

Опубликовано: 27.06.1996

Авторы: Берштейн, Дедюлин, Казупеев, Коровин, Мелихов

МПК: G06F 7/00

Метки: информации, логической

...и эталонного значения нечеткого высказывания.На выходе схемы сравнения 8 формируется сигнал единичного уровня, если инверсия текущего значения больше эталонного и сигнал лог, 0 в противном случае,Коммутатор б предназначен для коммутации информации с выходов коммутатора 4 и выходов коммутатора 5. Коммутатор б работает в соответствии с табл. 3,На схеме сравнения 9 формируется сигнал единичного уровня, если значение на выходах коммутатора 4 больше, чем значение на выходах коммутатора 5 и сигнал нулевого уровня в противном случае.Коды настроек на реализацию заданной операции приведены в табл, 4.Рассмотрим работу устройства на примере самой сложной операции - операции эквивалентности,В регистры 1 и 2 заносятся значения нечетких переменных,...

Номер патента: 1360430

Опубликовано: 27.06.1996

Автор: Глушан

МПК: G06F 17/17

Метки: задачи, оптимального, плоскости, размещения, решения, схемы, элементов

Устройство для решения задачи оптимального размещения элементов схемы на плоскости, содержащее генератор тактовых импульсов, блок памяти топологии графа, блок памяти, элемент И, группу элементов И, группу элементов ИЛИ, группу регистров, элементы задержки, буферный регистр, накапливающий сумматор, два распределителя импульсов, блок формирования перестановок, триггер, вычитатель, схему сравнения, элемент запрета и коммутатор, причем информационный вход устройства соединен с информационным входом блока памяти топологии графа, выход генератора тактовых импульсов соединен с информационным входом первого распределителя импульсов и первым входом элемента запрета, выход которого соединен с синхронизирующим входом блока формирования перестановок,...

Номер патента: 1802616

Опубликовано: 10.08.1996

Авторы: Герасимов, Матаев, Попов

МПК: G06F 17/17, H03H 21/00

Метки: адаптивного, подавления, помех

...в образовании выходной величины устройства для адаптивного подавления помех принимают участие взвешенные в умножителях 3 комплексных чисел 1 группы выходных величины всех дополнительных сумматоров 14, Это приводит к устранению переходных процессов по передней кромке помехи и, следовательно, к более эффективной компенсации помех, в отличие от прототипа, в котором М первых отсчетов проходят на выход нескомпенсированными, После прихода первого отсчета помехи на выходе устройства образуется величина, эквивалентная его значению, умноженному на коэффициент передачи на нулевой доплеровской частоте, так как выходные величины дополнительных сумматоров 14 синфазны. С привода второго отсчета коммутатор 12 размыкается, на выходе устройсгва...

Номер патента: 1080644

Опубликовано: 10.09.1996

Авторы: Попов, Самойленко, Чиненов

МПК: G06F 17/00

Метки: адаптивного, многоканальное, параметров

Многоканальное устройство для адаптивного контроля параметров, содержащее группу блоков формирователей сигнала, входы которых соединены с соответствующими группами входов устройства, а выходы через соответствующие группы элементов И с входами соответствующих элементов ИЛИ первой группы, выходы которых через соединенные последовательно первый шифратор, аналого-цифровой преобразователь, логический блок соединены с входом первого приоритетного блока, группа выходов которого соединена с первыми группами входов первой и второй матриц переключателей, входами соответствующих групп элементов И и через второй шифратор со вторым входом логического блока, вторые группы входов первой и второй матриц переключателей соединены соответственно с...

Номер патента: 1336788

Опубликовано: 27.12.1996

Автор: Горностаев

МПК: G06F 11/18, H03K 23/00, H05K 10/00 ...

Метки: два, делитель, резервированный, трехканальный, частоты

Трехканальный резервированный делитель частоты на два, содержащий в каждом канале первый IK-триггер, мажоритарный элемент и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенный входами к выходу мажоритарного элемента и инверсному выходу первого IK-триггера, прямой выход которого соединен с одним из входов мажоритарного элемента данного канала и одноименными входами мажоритарных элементов соседних каналов, а выходы мажоритарных элементов являются выходами каналов, отличающийся тем, что, с целью исключения сбоев в каналах делителя при рассинхронизации входных импульсов, в каждый канал делителя введены второй IK-триггер и элемент НЕ, подключенный выходом к входу синхронизации первого IK-триггера, I- и K-входы которого соединены соответственно с прямым и...