G06F — Обработка цифровых данных с помощью электрических устройств
Устройство для сдвига и нормализации
Номер патента: 1667045
Опубликовано: 30.07.1991
Авторы: Бурачевский, Заблоцкий, Шостак, Шпаков
МПК: G06F 5/01
Метки: нормализации, сдвига
...первому узлу 2 инвертирования.Второй шифратор 7 предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в поступившем на его вход байте информации. Он может быть реализован аналогично первому шифратору 4.Узел 8 сравнения предназначен для выработки признака переполнения при левом арифметическом сдвиге, В нем происходит сравнение кодов нормализации и сдвига. Если код нормализации меньше кода сдвига или равен ему, то вырабатывается признак переполнения, Узел 8 (фиг. 3) состоит из двух схем сравнения, выходы которых обьединены элементом ИЛИ, Первая схема 22 сравнения осуществляет сравнение старших разрядов кода сдвига и кода нормализации. На выходе первой схемы 22 сравнения появится сигнал...
Многофункциональный логический модуль
Номер патента: 1667046
Опубликовано: 30.07.1991
Авторы: Аспидов, Белков, Ковтун, Мисько
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
...четырех букв осуществляется согласно табл, 1, в которой приведены настройки на реализацию типовых бесповторных функций,Функции реализуются следующим образом. р требуется реализовать фун1667046 Р 3 Тип реалиэуеыой Фу настроечньи си чение ов на входы 9 ) 10 ( 4 Х 4 х хс х Хс х хз хз хз хэ о о Х 4 1 о хэ э+2+22+1+1(1+ + 1 )91 хз хзХ 4 1 х хз а Хс хг хзХ 4 Х 2хг1 Хэ УЛЮ ДВА, ИЛИхзххэоо Х 2 Хг Х 4 хэ Х 2 Х 4 Хс х о хг 1 Х 2Х 4ХгохзХс Хс1 1хг хз% хз х 4 Х 4 хг хг хз хг хз Хс х И, СУИИА ПОЩс+12+ 91(91) (1+1)й+1) 91)ДУЛЮ ДВА, ИЛИохзх Хэ Х 4 х хг о хзХ 4 Хс хг хз х хэ х хэ хс хгХс хЪ о Х 4 1 хг хз Х 4 Хс Х 4 Х 2 Х 4 Х 2 Х 4 ооХ 4 хз выбирается произвольно.- значение сигнала настройх При этом согласно формуле функционирования1(Х 1, Х 4) Х 1 Х 2...
Устройство для сравнения чисел
Номер патента: 1667047
Опубликовано: 30.07.1991
Авторы: Аникин, Дергачев, Джулгакова
МПК: G06F 7/02
...50 раторы 2, где преобразуются в унитарныйкод. Сигналы с дешифраторов 2 поступаютна элементы ИЛИ 3, которые осуществляютформирование информационного слова.При этом все двоичные числа имеют "1" в55 определенных разрядах информационногослова. Большему числу соответствует "1" вразряде с большим номером, Несколькимодинаковым числам соответствует одна "1".В информационном слове "1" располагается в порядке возрастания; и-разрядные5 10 15 20 двоичные числа, определяющие нижнюю и верхнюю границы заданного диапазона, поступают на входы 81, 82,8 п и 91, 92,9 п соответственно формирователя 10 управляющего.слова. На выходах формирователя 10 формируется код заданного диапазона, Информационное слово и код заданного диапазона поступают попарно...
Оптоэлектронный компаратор
Номер патента: 1667048
Опубликовано: 30.07.1991
Авторы: Бандурин, Никулин, Соловьев
Метки: компаратор, оптоэлектронный
...2, время задержки линии 4 э выбирается изусловияХзд Тф+Тп,где кф, гп - соответственно время срабатывания фотоприемника 71 и переключателя 62.Рассмотренная несимметричностьобуславливает необходимость строгого выбора параметров линий задержки Зь 41 (1-1, 2) и длительность опорного импульса 1 о, Параметры управляемой линии 3 (1=1, 2) выбираются таким образом, чтобы ее время задержки тэь соответствующее управляющему сигналу, равному единице определялось бы выражениемхз 2(хф+хп),(3) 25При 0=1 устройство работает в режиме определения положения точки (координаты которой задаются числами Ох, Оу, Оср (Ог а соответствующем трехмерном пространстве (х, у, к) относительно наперед заданной 30 дискретной поверхности в этом пространстве21 = 1 (хьу 1 ),...
Устройство для сравнения чисел
Номер патента: 1667049
Опубликовано: 30.07.1991
Авторы: Варшавский, Ерганзыев, Кондратьев, Юсов
МПК: G06F 7/04
...сравнения появитсязначение логической единицы при р четном(Х=У=О) и значение логического нуля при рнечетном (Х=У), Логическая единица(ноль), установившаяся на выходе четной(нечетной)ячейкисравнения,устанавливаетна выходе всех последующих нечетных ячеек значение "О", а на выходе четных значение "1", вне зависимости от значенияпоследующих сравниваемых разрядов чисел Х и У. В результате на выходе устройства 6 будет зафиксировано соответствующеезначение, свидетельствующее о том, чтомножество единичных разрядов числа Х неявляется подмножеством единичных разрядов числа У,Допустим, что на выходе р-й четной (нечетнои) ячейки в результате сравнения установилось значение "0" ("1"), тогда, если 15 20 25 30 35 40 45 50(р+1)-й разряд числа Х не...
Модуль для логических преобразований булевых функций
Номер патента: 1667050
Опубликовано: 30.07.1991
Авторы: Кухарев, Морозова, Шмерко, Янушкевич
МПК: G06F 7/04
Метки: булевых, логических, модуль, преобразований, функций
...первом такте суммирующий счетчик 8 переходит из состояния 1 1 в состояние О, О, В результате по перепаду сигнала из "1:" в "0" на первом входе узла 10 пересчета на его выходе формируется код 00, который сохраняется в течение (т) тактов.В т-м такте на выходе первой схемы 6 сравнения в результате совпадения кодов на ее входах формируется сигнал единичного уровня, поступающий на первый вход элемента ИЛИ 4 и далее с его выхода нэ первый вход узла 10 пересчета. В результате по заднему фронту этого сигнала на выходе узла 10 пересчета формируется код 01, который сохраняется до окончания (2" - г) - го такта, 166705045 50 55 В (2 п -т )-м такте на выходе второйсхемы 7 сравнения в результате совпадениякодов на ее входах формируется сИгнал...
Устройство для сравнения чисел в системе остаточных классов
Номер патента: 1667051
Опубликовано: 30.07.1991
Автор: Литвинов
МПК: G06F 7/04
Метки: классов, остаточных, системе, сравнения, чисел
...помощи многовхоляется значение ядра числа С, равного 5 довогоэлементаИ - НЕ, входы которогоподразности сравниваемых чисел, а во втором ключены к выходам сумматоров 5, а выходсумматоре вычисляется значение величины является выходом "Равно" устройства.Пусть задана СОК с основаниями Р 1= 9,ЬеГ . С выходов первого 9 и второго 10 Р 2=10.Р 3=11 идиапазоном Р=р 1 хр 2 хрз=10 =990, ортогональный базисами В 1 = 550, В 2 =сумматоров значения этих величин поступают на первые входы третьего сумматора 11, - .891, Вз = 540. Тогда М =-- 495 (причем2на второй вход 23 которого подается значесумматора 11 аким образом появится эна- - = - 5 имеем наэательна. В этом случае М = (Р - 1)/2, Вы 15 брав т =-4, т 2= О, тз= 5, имеем начение ядра суммы числа М и...
Комбинационный сумматор кодов фибоначчи
Номер патента: 1667052
Опубликовано: 30.07.1991
Авторы: Ткаченко, Харламов, Шарафутдинов
МПК: G06F 7/49
Метки: кодов, комбинационный, сумматор, фибоначчи
...- 2) - й разряд,Если только на входах -х разрядов первого и второго слагаемых есть единичный сигнал и есть сигнал переноса из ( - 1)-горазряда, то возникают единичные сигналы ряда сумматора соединен с первым входом переносов в ( + 1) - й и ( - 2) - й разряды. третьего элемента ИЛИ того же разрядаРассмотрим работу разряда сумматора сумматора, выход элемента ИСКЛЮЧАЮ- на примере. ЩЕЕ ИЛИ разряда сумматора соединен сДопустим, есть единичные сигналы на 5 первым входомтретьего элемента Итогоже входах -х разрядов обоих слагаемых и пе- разряда сумматора, выход четвертого реноса из(+2)-го разряда, тогда на выходе элемента ИЛИ ( + 2)-го разряда сумма- элемента 11 запрета будет единичный сиг- тора( =1- п, и - разрядность кода) соединал, на втором...
Сумматор логарифмических кодов
Номер патента: 1667053
Опубликовано: 30.07.1991
Авторы: Золотовский, Коробков
МПК: G06F 7/49
Метки: кодов, логарифмических, сумматор
...и 7 значения поступают на входы вычитаемого и уменьшаемогоблока 10 вычитания, на выходе блока 10вычитания формируется разность - С, которая содержит Й 1 целых разрядов и кдробных, в старших разрядов (- С 1) этойразности поступают на адресные входыблока 13 памяти, Р 2 последующих разряда(- С 2) поступают на адресные входы блока 14памяти.На первом выходе блока 13 памяти формируется функциявг(од 2 а 1, оя 2 а 2)-гаах 0 ой а 1, од 2 аг) .о 92(1+2= )о 92(1+2 1)На втором выходе блока 13 памяти формируется Р 1-разрядная функция2 - с 1+2 - с 1На выходе блока 14 памяти формируется величина С 212 чНа выходе суммы блока 11 сложенияформируется величина )од 2 В =: о 92 а 1+2 - с 1+ )о 92(1+2 ) + с 2,Если г 1= г 2 = О,1+2 с 1эта величина через блок...
Сумматор-умножитель по модулю три
Номер патента: 1667054
Опубликовано: 30.07.1991
Автор: Орлов
Метки: модулю, сумматор-умножитель, три
...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...
Устройство для умножения чисел по модулю
Номер патента: 1667055
Опубликовано: 30.07.1991
Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Уваров, Фоменко
Метки: модулю, умножения, чисел
...второй элемент ИЛИ 7 на вход дешифратора 8, с выхода которого через соответствующий элемент ИЛИ первой 9 группы поступает сигнал на один из входов регистра 11, Далее сигнал поступает на второй управляющий вход 6 устройства и операнд В аналогичным образом проходит с выхода второго элемента И и через рассмотренные элементы на один из входов регистра 11. Сигнал, соответствующий ) д (в) = 0 проходит через элементы И 4 (3) при подаче сигналов на управляющие входы 5 (6) и запоминается в триггерах 23/22. Затем сумматор 24 по модулю два прид )в посылает сигнал на вторые входы элементов И первой 13 и второй 14 групп, Выходной сигнал коммутатора 12, соответствующий значению А, В (проб п), в унитарном коде поступает на первые входы К - го элемента...
Устройство для суммирования-вычитания чисел с плавающей запятой
Номер патента: 1667056
Опубликовано: 30.07.1991
МПК: G06F 7/50
Метки: запятой, плавающей, суммирования-вычитания, чисел
...Востается неподвижной, а мантисса А последовательно сдвигается на О, 1, 2; , и разря дов, в блоках и + 6, ., 2 п + 6 формируются,(и+ 1) 2 п - разрядные предварительные счммы Яп+2, Яп+3, , Я 2 п+2 при условии, что, мантисса А остается неподвижной, а ман, тисса В последовательно сдвигается на О, 1,, блоке 3 и поступает на третьи адресные, входы блоков 5, 62 п + 6, В результатеэтого на выходах заранее запрогрэммиро, ванных блоков 5, 6, , 2 п + 6 формируютсяпредварительные суммы 31, 32, , оп + 2,. которые обхразчют все возможные разности, В,2 - А.2, либо А.2 - В,2, либо суммых, УА,2" +В,2" в прямом,дополнительномилиобратном коде, как при Х 4 У, так и приХ У(вид операции и код чисел задаютсякомбинацией соответствующих логиче ских значений...
Устройство для деления
Номер патента: 1667057
Опубликовано: 30.07.1991
Авторы: Прохоров, Шатилло, Явиц
МПК: G06F 7/52
Метки: деления
...и остатка соответственно частного и остатка от первого вычисления. По окончании записи матрица деления готова к повторному вычис- . лению. Повторное вычисление начинается с момента установки разрядов делителя на входах. 1.1-1.(п) и разрядов делимого на входах 2,(-п+1)- 2,(п), а на входы 1,и, 2.п 2, (и) в повторном вычислении подаются сигналы "О".70 166705Через вреия Т переходного процесса в матрице деления частное и остаток от повторного вычисления устанавливаются на выходах соответственно5частного и остатка матрицы деленияи на соединенных с ними входах первых операндов компараторов частногои остатка, на входах вторых операндов которых установлены соответственно сдвинутые на один разряд вправочастное и на два разряда вправоостаток от...
Устройство для деления на три
Номер патента: 1667058
Опубликовано: 30.07.1991
Автор: Гурьба
МПК: G06F 7/52
...т л и ч а ю щ е ес я тем, что блок формирования разрядов частного содержит четырнадцать элементов Ф о р мул а и зоб ретен ия 1. Устройство для деления на три, содери - 2жащее регистр, дешифратор и 3 блоков формирования разрядов частного, где и - разрядность делимого, входы дешифратора соединены с выходами первого и второго разрядов регистра, первый выход 25 дешифратора, первые и вторые выходы блоков формирования разрядов частного соединены с выходной шиной устройства, второй и третий выходы дешифратора соединены с первым и вторым входами соот ветственно первого блока формированияразрядов частного, первый и второй входы каждого последующего блока формирования разрядов частного соединены соответственно с третьим и четвертым выходами 35...
Устройство для умножения двух чисел
Номер патента: 1667059
Опубликовано: 30.07.1991
МПК: G06F 7/52
...26 поступает мультиплексоры 30, 31 переключаются в пона вход адреса разрядного мультиплексора ложение, обеспечивающее поступление 16. что поиводит к появлению на выходах сигналов с входов Ь, Ь блока на входы Ь 1 , Ь блока сигналов "0". "1" на выходе 30 первого слагаемого третьего и - разрядного элементаИ 21 являетсятакжесигналомкор- сумматора 32 и сигналов "0" - на входы рекции по старшим разрядам на выходе 1 второго слагаемого и - разрядного сумблока, При этом на выходе ц блока форми- матора 31. П ри "О" на входе К блока руется сигнал блокировки по нулю в виде п - разрядные мультиплексоры 30, 31 пе- "1",При "1" на одном из входов а+1 или Ьл+1 35 реключаются в положение, обеспечиваю- (например Оа + - 1, Оь =О, т. е. при щее поступление...
Устройство для деления
Номер патента: 1667060
Опубликовано: 30.07.1991
МПК: G06F 7/52
Метки: деления
...соответственно образуется произведение в двухрядном коде(соответственно Ч/= У С 1,50 (Х 1-р) МР,Е=Х С 1).С помощью второго и третьего вычитателей 15, 16 вычисляется. очередной остаток по двухрядному коду предыдущего остатка Х, поступающему на входы уменьшенного и 55 вычитаемого первой группы вычитателя 15 свыходов 26, 28 первого и второго регистров 1, 2 остатка соответственно и по двухрядному коду произведения Ю (Х 1- р), поступающему на входы вычитаемого первой группытретьего вычитателя 16 с выходов 38 первой группы блока 13 умножения и на входы вычитаемого второй группы второго вычитателя 15 с выходов 39 второй группы блока 13 умножения. Второй и третий вычитатели 15,. 5 16 могут быть построены с использованием одноразрядных...
Устройство для умножения
Номер патента: 1667061
Опубликовано: 30.07.1991
МПК: G06F 7/52
Метки: умножения
...сумматора 7. На входах 19 и 20 устройства присутствует нулевая информация, обеспечивающая "нули" на информационном входе коммутатора 10 и на входе второго слагаемого сумматора 7.В первом цикле работы устройства в регистр 6 записывается дополнительный код множимого, младший разряд которого на (п+1) - м такте первого цикла при перенастройке коммутаторов 9, 10, 11 с выхода регистра 6 через коммутатор 11 подается на вход второго слагаемого блока 5, где суммируется с содержимым регистра 3 для дальнейшего участия в формировании (и+1) - го разряда результата, С выхода младшего разряда блока 5 значение этого разряда записывается в регистр 4,По окончании (и+1)-го такта первого цикла на вход 18 устройства подается потенциал, настраивающий...
Генератор случайного потока импульсов
Номер патента: 1667062
Опубликовано: 30.07.1991
Автор: Дорух
МПК: G06F 7/58
Метки: генератор, импульсов, потока, случайного
...которое поступает на вход вычитаемого вычитателя 6, навходе которого формируется число с 1 = пд 1 п(1- д) = и,- , которое поступает на входделителя. На выходе делителя 7 формирует 1 17ся число 1= - и - где а - заданныйапараметр логистического распределения.На выходе сумматора 8 формируется число,равное 1 =Р+ а 1 п -- , которое поступает1 - дна первый вход схемы 9.Генератор 11 формирует тактовые импульсы фиксированной частоты, которыепоступают на счетный вход счетчика 12, врезультате чего содержимое д счетчика 12увеличивается прямо пропорциональновремени, прошедшему с момента его обнуления. Содержимое 9 счетчика 12 поступаетна второй вход схемы 9,В момент равенства чисел 1 и 9 на вхо дах схемы 9 из схемы.9 через формирователь 10 на...
Устройство цифровой аддитивной коррекции частотно импульсного сигнала
Номер патента: 1667063
Опубликовано: 30.07.1991
Авторы: Аржаной, Куракин, Полторак
МПК: G06F 7/62
Метки: аддитивной, импульсного, коррекции, сигнала, цифровой, частотно
...на вход установки в ноль счетчика 2, после чего счетчик 2 продолжает подсчет импульсов генератора тактовой частоты с нуля. Таким образом на выходах счетчика 2 формируется код числа М 1, пропорциональный периоду Т 1 = 101т 1 т 1 11(2)На второй вход устройства поступает код кор ре кции Р 2.Сформированный таким образом код Й 1 поступает на первый вход, а код Г 2 на.второй вход блока 3 микропрограммного управления (который, например, может быть выполнен в виде микро - ЭВМ), обеспечивающего их преобразование по формулеН - (3)Преобразование (3) в блоке 3 микропрограммного управления тактируется импульсами выходных сигналов генераторов 5и 6 тактовых частот соответственно 1 т 2. и АЗ, поступающих на прерывающие входы блока 3 микропрограммного...
Вероятностный интегратор
Номер патента: 1667064
Опубликовано: 30.07.1991
МПК: G06F 7/70
Метки: вероятностный, интегратор
...нения ц, Напряжение с выхода блока 11вычитания поступает на вход блока 6 вычитания.Блок 6 работает, непосредственно реализуя вычисления в соответствии с указанным выражением.. Случай запрещения метода статистиче- аналогового блока памяти и выходом второских испытаний и разрешения знакового ме- го блока усреднения, являющимся выходом тода наступает приусловии г 1-Я 1 1Ар 1 /2. интегратора, выход генератора тактовых Приэтомнавходпервыйблока 1 черезключ импульсов соединен с синхровходами пер под управлением сигнала, вырабатывае ваго и второго аналоговых блоков памяти, могосвыходаблока 14,поступаетнапряжение вход обнуления второго аналогового блока с выхода блока 9, равное величине центриро- памяти и вход задания начального значения вания...
Устройство для умножения чисел в модулярной системе счисления
Номер патента: 1667065
Опубликовано: 30.07.1991
Авторы: Коляда, Кукель, Ревинский, Селянинов
МПК: G06F 7/72
Метки: модулярной, системе, счисления, умножения, чисел
...части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода...
Устройство для масштабирования чисел
Номер патента: 1667066
Опубликовано: 30.07.1991
Авторы: Коляда, Кравцов, Кукель, Селянинов
МПК: G06F 7/72
Метки: масштабирования, чисел
...целях формирования управляющих сигналов на сигнальных выходах 22 и 23 устройства содержимое первого регистра 9 сдвига ежетактно сдвигается в сторону младших разрядов по сигналу Гт = 1, подаваемому с тактового входа 5 устройства. При инициации в устройстве очередной операции содержимое первого регистра 9 сдвига логически складывается с подаваемым на его информационный вход двоичным кодом числа 2 с входа 3 масштаба устройства,т+где 1 - номер требуемого масштаба, Я 1 кк 2(1 = 1, 2, , и + 1), В результате (Т + 1 - 1)-й разряд первого регистра 9 сдвига устанавливается в единичное состояние,На первом такте операции масштабирования модулярной код ( ур 2 ".рк ) масштабируемого числа Х с информационного входа 1 устройства передается в блок 6...
Устройство индикации состояния эвм
Номер патента: 1667067
Опубликовано: 30.07.1991
Авторы: Алеев, Паламарчук, Потапенко
МПК: G06F 17/40, G06F 9/02
Метки: индикации, состояния, эвм
...импульса, сформированного элементами 47 и 48 в момент нажатия одной из перечисленных кнопок.Кроме того, этот отрицательный импульс (его задний фронт) поступая по цепи 15 на вход блока 2, устанавливает в единичное состояние по входу "С" триггер 35 РКС (флажок ввода). На этом первый этап режима "Ввод информации" заканчивается.На втором этапе этого режима ЭВМ выполняет цикл "Ввод" по отношению к РКС ВВ и определяет состояние "флажка" ввода (триггер 35) и если "флажок" установлен, выполняет цикл "Ввод" по отношению к РД В В (регистр 50). Работа устройства при этом происходит следующим образом. При обращении ЭВМ к программно - адресуемым регистрам устройства в цикле"Ввод" по магистрали процессора (группавходов/выходов 16 блока 2)...
Микропрограммное устройство управления
Номер патента: 1667068
Опубликовано: 30.07.1991
МПК: G06F 9/22
Метки: микропрограммное
...по заданному вектору (адресному входу блока 9 памяти адресов ветвления). Адресная информация поступает с выхода 40 первого конвейерного регистра 11, При этом адрес следующей микрокоманды определяется выходом блока 10 и может быть либо адресом следующей микрокоманды, либо осуществляется переход по адресу, записанному ранее в стек с разгрузкой последнего, либо переход по адресу с регистра - счетчика блока 10.Например: запись адреса ветвления по вектору 0 с переходом в следующий адрес микропрограммы, выходы 41 = 00, выходы 39 = О, выходы 38 = А, выход 46 = 1(условия не выполнены), выходы 49 = инверсии записываемого адреса ветвления.Запись адреса ветвления по вектору Р так же, но выходы 39 = Е,Запись адреса ветвления по вектору 0 с...
Микропрограммное устройство управления
Номер патента: 1667069
Опубликовано: 30.07.1991
Авторы: Калоша, Качан, Ярмолик
МПК: G06F 11/25
Метки: микропрограммное
...записывается и подается на выходы устройства информация, представляющая собой значение очередной микрокоманды (фиг, 5), Регистр адреса также тактируется входным тактовым сигналом С, а устанавливается в нулевое состояние, как и выходной регистр 5, входным сигналом установки в начальное состояние (фиг, 1), Узел 6 управления тестированием в данном режиме управляющих сигналов не вырабатывает.Режим самотестирования. Данный режим обеспечивается значением входного управляющего сигнала Т = 1. При этом входной регистр 4 (фиг, 4) представляет собой генератор тестовой ПСП, которая с вцхода переноса Р (последний разряд регистра) по 166706910 20 35 40 исчерпывающего тестирования ПЛМ и бло- со ка памяти (комбинационной части устройст- не ступает на...
Устройство микропрограммного управления
Номер патента: 1667070
Опубликовано: 30.07.1991
Авторы: Каданский, Королев, Руккас
МПК: G06F 9/22
Метки: микропрограммного
...из кодов25 дов,30 35 45 деляет величину зон блока памяти микрокоманд, в которых записаны фрагменты. При 50 микрокомэнд можно управлять заданием вероятности появления каждого фрагмента,.Микропрограмма в этом случае представляет собой совокупность рабочих подпрог рамм (выдачи на объект воздействий,. анализа реакций и т.п.) и подготовительнойчаста(устанавливающей объект в некоторое состояние, анализирующей состояние объекта и т.п,), оканчивающейся командой перехода по модифицированному 5 10 15 20 записывается в ячейки блока памяти тестов (из состава блока формирования тестовыхвоздействий), причем для каждого иэ кодов выбрано определенное число ячеек блока памяти (в которые записывается один и тот же код), Это позволяет при...
Устройство управления обращениями
Номер патента: 1667071
Опубликовано: 30.07.1991
Авторы: Журавский, Забуранный
МПК: G06F 9/50
Метки: обращениями
...в оперативную память, формируют сигналы ответа, поступающие на соответствующие шины входов 20, Сигналы ответа поступают в селектор 8,на вторые входы которого поступает к 4 конфигурации параллельных обращений из регистра 4, При наличии сигналов ответа от всех контролируемых устройств селектор 8 вырабатывает сигнал высокого уровня, которыйчерез формирователь 15 на ответном выходе 26 устройства формирует общий сигнал ответа низким уровнем. При отсутствии хотя бы одного из сигналов ответа от контролируемых устройств общий сигнал ответа не вырабатывается, что является признаком неработоспособности одного из контролируемых устройств. Нулевая комбинация на регистре 4 конфигурации является запрещенной исоответствует нерабочему состоянию...
Многоканальное устройство для доступа к общей магистрали
Номер патента: 1667072
Опубликовано: 30.07.1991
МПК: G06F 13/368, G06F 9/50
Метки: доступа, магистрали, многоканальное, общей
...(например, если в это время ведет передачу своего кода приоритета другое устройство. подключенное к сети), то импульс из магистрали 1 через элемент И 4 устанавливает триггер 8 в нулевое состоя-. ние и через элемент ИЛИ 6 в нулевое состояние все разряды регистра 12 сдвига. Нулевым потенциалом с выхода триггера 8 запирается элемент И 9, нулевой потенциал с выхода которого выключает генератор 10 импульсов, Устройство переводится в режим определения паузы в магистрали.При возникновении в магистрали паузына выходе триггера 8 появляется единичныйпотенциал, который открывает элемент И 9,единичный потенциал с выхода котороговновь включает генератор 10 импульсов. Устройство снова начинает передавать в магистраль свой код приоритета.Если...
Устройство для контроля цифровых блоков
Номер патента: 1667073
Опубликовано: 30.07.1991
Авторы: Николов, Фоменко, Щербаков
МПК: G06F 11/36
...импульсов, состоящую изформирователей 28, первую группу 29 элементов ИЛИ-И, состоящую изэлементов И 30 и одного элемента ИЛИ 31, вторую группу 32 элементов ИЛИ-И, состоящую изэлементов И 33 и одного элемента ИЛИ 34, третью группу 35 элементов ИЛИИ, состоящую изэлементов И 36 и одного элемента ИЛИ 37руппу 38 двухвходовых элементов И, состоящую изэлементов И 39, первую группу 40 трехвходовых элементов И, состоящую изэлементов И 41, вторую группу 42 трехвходовых элементов И, состоящую из элементов И 43, группу 44 четырехвходовых элементов И, состоящую изэлементов И 45, и узел 46 формирования сигналов разрешения.Узел 46 формирования сигналов разрещения предназначен для фомированиясигналов= 1); каждый -й сигнал предназначен для...
Система для контроля электронных устройств
Номер патента: 1667074
Опубликовано: 30.07.1991
Авторы: Бажанов, Кац, Мингазудинов
МПК: G01R 31/28, G06F 11/22
Метки: устройств, электронных
...перезапись. в последний содержимого блока 3 сравнения.Третий и последующие тактовые импульсы с распределителя 4 импульсов поступают на вход синхронизации формирователя 5, вход которого подключен к выходу блока 3 сравнения. Если сигналы контролируемого устройства совпадают с эталонным набором кода, на втором выходе (сравнение) формирователя 5 формируется сигнал, который запрещает дальнейшую работу тактового генератора 2 и поступает на вход останова блока 1. Если же сигналы контролируемого устройства не совпадают с эталонным набором кода, то формируется сигнал "Несравнение" на первом выходе формирователя 5. По каждому импульсу "Несравнение" формирователя 5 содержимое сдвигового регистра б сдвигается на один разряд, а содержимое счетчика...