G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1810889

Опубликовано: 23.04.1993

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Фоменко, Юмашев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...Прекращение подачи тактовых импульсов на управляющие входы счетчиков 2, 8 производит в этом случае сигнал с выхода второю 16 элементов И.Во втором режиме работы присутствует сигнал на входе 10. В этом случае второй операнд В поступает на установочные входы второго 8 счетчика через первый 5 преобразователь прямого кодав дополнительный код по. модулю, который осуществляет унарную операцию (а - В), где а - модуль устройства. Дальнейшая работа устройства аналогично первому режиму,Рассмотрим примеры выполнения модульных операций вычитания и сложения при щ = 7. Пусть А = 5, В.= 3 и необходимо определить результат операции (А - В)аоб 7, Первый операнд А =101 в двоичном коде поступает на установочные входы первого 2 счетчика, Второй операнд...

Номер патента: 1810890

Опубликовано: 23.04.1993

Авторы: Брусиловский, Гольдштейн, Рерле, Сырохнова

МПК: G06F 13/00

Метки: вычислительной, информации, между, многопроцессорной, передачи, процессорами, системе

...и взводит блок задержек. В блоке 2 20 управления адресом формируются адресазаписи сообщений, размещающие сообщения по маре их поступления в блок буферной памяти 1 сообщений. Блок 2 управления адресом дешифрирует адрес й-го сообще ния и на выходе сигнализации 21 заполнения блока буферной памяти 1 сообщений появляется сигнал. Наличие сигнала заполнения блока буферной памяти 1 сробщений появляется сигнал. Наличие сигнала запол нения блока буферной памяти 1 сообщения(т.е. сигнала о приходе й-го сообщения) или сигнала окончания отсчета времени с выхода 23 приводит к формированию сигнала запроса на передачу в блоке 5 управления 35 передачей на выходе 14, который поступаетна счетный вход 13 блока 2 управления адресом для формирования адресов на...

Номер патента: 1810891

Опубликовано: 23.04.1993

Авторы: Григорьев, Кабанов

МПК: G06F 13/14

Метки: вычислительной, данными, между, многоканальное, модулями, обмена, системы

...сигналов "чтение памяти" или "запись памяти" только на выходе 00 блока 31 появится лог."0", инициирующий процедуру обращения. После выполнения процедуры обращения от первой ВС формируется лог."0" на выходе 01 блока 15 и инициируется процедура обращения от второй ВС.Аналогично решается конфликт ВС прииных комбинациях временных положений (совмещений) процедур обращений,Весь возможный набор решений конфликтов вложен в блок 15.Формула изобретенияМногоканальное устройство для обменаданными между модулями вычислительной системы, содержащее с первого по третий элементы И, с первого по третий дешифраторы и блок оперативной памяти, о тл ич а ющ е, е с я тем, что, с целью повышения быстродействия, оно содержит с четвертого по шестой элементы И, с...

Номер патента: 1508825

Опубликовано: 30.04.1993

Авторы: Доморацкий, Пахунков, Софрышев

МПК: G06F 13/00

Метки: ввода, информации

...Как только и счетчике 2 сформируется число, отличное от нуля, на инверсном выходе дешифратора 4 устанавливается нулевой уро-, 15 вень, а на его прямом выходе - един ич ныйоПосле ввода последнего слова массива формируется задний Фронт импульса сопровождения массива, а в счетчике 2 оказывается записанным число, равное количеству заполненных ячеек блока памяти 3. По заднему Фронту импульса сопровождения массива устанавливаются в "1" триггер 7 и триггер 25 8, Формируется единичный сигнал на управляющем входе коммутатора 6 и сигнал готовности на выхоце 14, .При этом коммутатор 6 пропускает на выход 13 число, сформированное в счет чике 2 и равное объему накопленного массива.ЭВМ, обнаружив сигнал готовности, считывает служебное слово и...

Номер патента: 1815633

Опубликовано: 15.05.1993

Авторы: Замай, Кныш, Табашников

МПК: G06F 7/10

Метки: данных, поиска

...4 сигналы с его выхода, предназначеннь 1 е для прохождения в основной вычитающий счетчик 5, будут блокироваться вторым элементом И 16, на второй вход которого подается сигнал "О" с первого выхода триггера 18, Аналогично, как элемент запрета работает и первый элемент И 15. не пропускающий инвертированные элементом НЕ 14 сигналы преобразователя 4 на дополнительный вход исполнительного блока 11 и, следовательно, исключающий реакцию устройства в случае несравнения каких-либо из числа М старших разрядов сравниваемых чисел. В то же время третий элемент И 17 на второй вход которого поступает сигнал "1" с выхода триггера 18, пропускаетт импульсы блока 8 в дополнительный вычитающий счетчик 13. При поступлении М импульсов счетчик 13...

Номер патента: 1815634

Опубликовано: 15.05.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/06, G06F 7/38

Метки: вычисления, минимального, покрытия

...если же код с выходов шифратора 9 меньше, то происходит его перезапись в регистр 10 и соответствующего ему кода минимального(на текущий такт) покрытия в регистр 11.Если же на любом такте обнаружено полное покрытие в первом канале. то срабатывает элемент И 16 (по задержанному тактовому импульсу), и через элемент ИЛИ 19 устанавливает триггер 1 и счетчик 15 в нулевое состояние, подготавливая устройство к следующему процессу вычисления, В этом случае элемент 17 также срабатывает и за 5 10 15 20 25 30 35 40 45 50 55 писывает код минимального (в данном случае покрытие является абсолютно минимальным. так как в него входит лишь один из исходных кодов) покрытия в регистр 11, и "единицу" в регистр 10. Срабатывание регистров 10 и 11...

Номер патента: 1815635

Опубликовано: 15.05.1993

Авторы: Башаръяр, Петров, Сафьянников

МПК: G06F 7/556

Метки: потенцирования

...виде специализированной интегральной схемы.В основу работы устройства положен принцип потенцирования мантиссы логарифмов по основанию два с помощью дробнорациональной аппроксимации с автоматической компенсацией задаваемых и вырабатываемых в процессе работы данных, приводящей к установлению мантиссы результата йри равенстве сигналов прямой и обратной связи, благодаря чему появление одиночных сбоев отрабатываются с восстановлением мантиссы результата, в 5 процесс вычисления искомой функции заканчивается сдвигом влево кода результата вычисления мантиссы антилогарифма на количество разрядов, определяемое характеристикой входного аргумента.10Итерационный процесс работы устройства выполняется в соответствии с формулойЯп = Яп+ (ЙЗ+ Яп)Й 42-...

Номер патента: 1815636

Опубликовано: 15.05.1993

Авторы: Камалов, Магрупов

МПК: G06F 9/22

Метки: микропрограммного

...входами элементов исключающее ИЛИ 44, 45, 46, 47 просуммированные по воб "2" значение сигналов через элементы ИЛИ 48, 49, 50, 51 поступает на Р-входы триггеров 55, 56, 57, 58 и записывается на положительном фронте синхросигнала 12. Режим хранения: на вход 21.1. (или 34) и 21.2 подается сигнал "1", На выходе элементов И 36, 37, 38, 39, 41, 42, 43 и элемента ИЛИ 40 значение сигнала "0", Через элементы исключающие ИЛИ 44, 45, 46, 47 (суммирование по вод "2") и ИЛИ 48, 49, 50,51 сигналы из прямых выходов триггеров 55, 56, 57, 58 поступают на Р-входы триггеров 55, 56, 57. 58 и обеспечивается таким образом хранение информации, ранее записанной в триггерах 55, 56, 57. 58.Формирователь 5 признака нуля вырабатывается код 27 признака обнуления...

Номер патента: 1815637

Опубликовано: 15.05.1993

Автор: Богатырев

МПК: G06F 9/46

Метки: абонентов, магистрали, многоканальное, общей, подключения

...счетчика 2, сигнал на выходе схемы сравнения 12 вырабатывается при неравенстве состояния счетчик 2 числу М, По сигналу схемы сравнения 11 К-го устройства, требующего захват магистрали, т.е, содержащего 1 в триггере 4 при свободной магистрали в триггер 5 заносится 1 и на линию 16 выставляется сигнал занятости, блокирующий дальнейшую процедуру арбитража, При свободной магистрали и М-ом состоянии счетчика 2 производится увеличение длительности интервала, разделяющего права доступа Ми следующего за ним по очереди О-го абонента. При М-м состоянии счетчика 2 с выхода схемы сравнения 12 блокируется прохождение сигналов через элемент И 9 и разрешается счетный режим счетчика 3, отсчитывающего длительность интервала, разделения полномочий...

Номер патента: 1815638

Опубликовано: 15.05.1993

Авторы: Пикин, Талейко, Ткачев

МПК: G06F 11/00

Метки: микропроцессорной, системы

...3 в нулевое состояние имитирует выход микропроцессора 20иэ состояния "ожидания" и соответствующую этому установку нулевого уровня сигнала подтверждения "ожидания". На аналогичном выходе ЮА 1 Т микропроцессора также формируется нулевой сигнал по переднему фРонту импульса фазы Г 1, Таким образом, на выходе триггера 3 и выходе.триггера 3 и выходе микропроцессора ИIА 1 Т формируются синхронные сигналы, которые сравниваются схемой сравнения 9, Реэуль тат сравнения фиксируется в триггере 1 позаднемуфронту импульса фазы Е. Дальнейшее распространение сигналов на выходах второй 10 и третьей 11 схем сравнения в режиме "ожидание" блокируется при помо щи элементов 13 и 14 И, посредством нулевого сигнала на инверсном выходе 3. (промежуток времени т...

Номер патента: 1815639

Опубликовано: 15.05.1993

Авторы: Гузик, Золотовский, Коробков, Середа

МПК: G06F 11/00

Метки: алу

...20 - "0". В схеме сравнения 21 производится сравнение результата сумматора 2, которое поступает на вход схемы сравнения 21, через мультиплексор 17. на вход 25 - "10". На второй вход схемы сравнения 21 поступает значениес выхода сумматора 18. при совпадении значений (Х + У + Пях) и (Х Ч У) + (Х 8 У) + Пвх на выходе 22 появляется значение "0", в случае не совпадения значений появится значение "1". Таким образом для выполнения операции суммирования с контролем на входы устройства необходимо подать следующие сигналы; 9-Х, 11 - У, 10 - "0", 12 - "0", 13 - Пвх.20 - "0", 23 - "00". 24 - "01", 25 - "10", 26 - "00", 27 - "0".Контроль операции вычитания.Контроль производится аналогично. Слагаемые Х и У, У поступают через управляемые инверторы 6 и...

Номер патента: 1815640

Опубликовано: 15.05.1993

Авторы: Литвиненко, Маркина, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 11/18, H05K 10/00

Метки: вычислительной, дублированной, системы

...ВМ на выход 16 данных устрой ства. Кроме того, нуль с выхода И 9 (И 10) поступает на вход ЛУ второй 2 (первой 1) оставшейся исправной ВМ, "предупреждая" последнюю о том, что она работает без дублирования, 55Кроме того, этот нуль с выхода элементаИ 9 или И 10, поступая на один из входов элемента И .11, приведет к появлению на выходе последнего нуля. Этот нуль, поступая на управляющие входы первого 14 и второго 15 блоков магистральных элементов, приведет их в высокоимпеданское состояние, обеспечив тем самым "разрыв" ранее соединенных входов-выходов управления и данных,Т.оотказавшая ВМ не может оказать никакого влияния на исправную.При поступлении нуля на вход ЛУ ВМ может быть предусмотрен переход программный либо аппаратно-масштабный...

Номер патента: 1815641

Опубликовано: 15.05.1993

Авторы: Литвиненко, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 11/20, H05K 10/00

Метки: дублированной, реконфигурации, системы

...происходит одновременно (см.фиг.З), поэтому возможно и несовпадение данных на выходах каналов, о чем будет говорить нулевой потенциал на прямом выходе первой схемы сравнения 7. Однако, этот нуль всегда исчезнет в случае безошибочного решения задачи к моменту прихода очередного тактового импульса, Если это так. то по заднему фронту этого импульса данные с шины данных первого канала запишутся в выходной регистр 6, поступая тем самым на выход 31 данных устройства, На А-вход мультиплексора 3 при этом поступает нулевой потенциал, на всех выходах дешифратора 18 нули, т,к. на его Ч-входе - нуль (см.фиг,2), а триггер 12 также в нуле.Этот же импульс. поступив на входы прерывания обоих каналов, инициировал решение очередной задачи по тем же А и...

Номер патента: 1815642

Опубликовано: 15.05.1993

Авторы: Плутов, Туренко, Шуть

МПК: G06F 11/22

Метки: аппаратуры, дискретной, имитации, отказов

...с выхода 3элемента 2 И-ИЛИ 48 поступает на вход эле- емента И-НЕ 52, Выходной транзистор этогоэлемент будет закрыт, и ток через резисторы 55,56 не протекает, Транзистор 59 будет сзаперт, поскольку потенциалы базы и эмиттера будут одинаковы. Одновременно, единица с выхода инвертора 50 поступает на ления коммутацией 12 и разрешает коммутацию выходов элементов 3 в течение всего выполняемого теста. Порядок коммутации определяется типом неисправности и номером канала, в котором имитируется неисп равность,Номер канала. в котором имитируется неисправность, поступает с выходов 9 блока задания режима имитации на дешифратор номера канала. Единичный сигнал с выхода дешифратора, соответствующего номеру выбранного канала, поступает на вход 11...

Номер патента: 1815643

Опубликовано: 15.05.1993

Авторы: Гуляев, Киселев

МПК: G06F 11/28

Метки: микроэвм, отладки, программ

...В соответствии с алгоритмом функционирова ния контроллер 25 ПДП формирует сигналАЗ строб адреса, по переднему фронту которого в блок 4,записывается старший байт адреса и АЕЙ разрешейие адреса, которым открывается регистр 24 и элемент 23, Таким 45 образом на ША 2 будет установлен адрессчитываемого ОЗУ. Затем контроллер 25 устанавливает сигнал "чтение памяти" 58 на ШУ 2 и его задним фронтом в блок 4 защелкиваются данные с ШД 2. Блок 4 выставляет 50 запрос прерывания 41, по которому микропроцессор считывает соответствующий порт, выполняя команду ВВОД, и по команде ВЫВОД байт данных записывает в приемопередатчик 29 и принимает от него 55 сигнал готовность передачи Т Х ЙОУ, который является запросом прерывания 45, по которому начинается...

Номер патента: 1815644

Опубликовано: 15.05.1993

Авторы: Забродский, Иванов, Кладов

МПК: G06F 11/28

Метки: вычислительной, программы, управляющей, хода

...с 1 Й точки.И+1 зона соответствует случаю сбоя. В ячейках %п, где- номер эоны, а10Зьп, =К - сумма (или Р младших разрядов суммы) кодов команд(К). считанных отточкиначала линейного участка программы до точки в данного линейного участкапрограммы, когда возможно появление сигнала очистки на линии 15, свидетельствую-щем о переходе на новый линейный участокпрограммы; записан адрес А( начала нового линейного участка программы, на которой возможен переход в данной точке М. Востальных ячейках 1.;.ч зон, во всех ячейках8+1 зоны записан код, равный адресу, входящему в неиспользованную область адресов вычислительной машины.Триггер задержки. 21 предотвращаетложное срабатывание триггера ошибки 6при считывании первой команды программи обработки...

Номер патента: 1815645

Опубликовано: 15.05.1993

Авторы: Иванов, Кладов, Михайлов

МПК: G06F 11/28

Метки: вычислительной, управляющей

...работы УВМ осуществляется проверкой последовательности следования сигналов управления передачи адресов и данных (ввод, вывод и т,д.) на линиях 14, в том числе и сигналов выборки модулей УВМ (Запрос ПЗУ программ, запрос ОЗУ, Запрос устройства ввода-вывода). Используется детерминированность поведения УВМ на каждом линейном участке программы, При отсутствии сбоев на линиях управления передачей адресов и данных формируется строго определенная временная диаграмма, которую можно вычислить еще до начала прогона самой программы .Таким образом обеспечивается контроль правильности обращения процессора проверяемой УВМ к остальным ее модулям (ПЗУ, ОЗУ. устройствам ввода-вывода и т,д.) в процессе выполнения линейных участков программы,Запись...

Номер патента: 1815646

Опубликовано: 15.05.1993

Автор: Васильев

МПК: G06F 13/00

Метки: информацией, обмена

...44, ИЛИ 53 в единичное состояние, а значит и требование записи ТрБ-К на выходе элемента ИЛИ 62. После записи в ЗУП 75 пакета БВК 7 ожидает сигнала запуска передачи Г 1 ЕР от узла 10 управления,Единичный уровень сигнала ПЕР (фиг.9) стробом СОО-К по шине ШУ устанавливает триггер 52 разрешения передачи в единичное состояние, по которому формирователь 57 импульсов устанавливает счетчик 71 адреса в исходное состояние. Логический нуль с инверсного выхода триггера 52 через третий управляющий выход БВК 7 и через коммутатор 16 распределителя 4 импульсов подключает к первому синхровходу БВК синхронизирующие импульсы передатчика5 10 15 20 25 30 35 40 45 50 55 1 для считывания информации из запоминающего устройства 75, Для привязки начала...

Номер патента: 1815647

Опубликовано: 15.05.1993

Авторы: Денисенко, Лещенко, Палагин

МПК: G06F 15/00

Метки: логическое, перестраиваемое

...поступает на вход счетчика 27. Счетчик 27 формирует первый адрес ячейки памяти ОЗУ 28, а передний фронт счетного импульса генератора 20 через элементы И 29,30 стробирует поступившую информацию в выбранную ячейку ОЗУ 28.Следующий формируемый генератором 20 импульс устанавливает триггер 21 в "1" и повторяются описанные выше процессы формирования адреса ячейки ОЗУ и записи кода настройки блоков 2.12.М в ОЗУ 24. После записи в ОЗУ 24 и 28 последнего информационного слова на втором выходе счетчиков 23 и 27 появляются сигналы уровня "0", блокирующие похождение счетных импульсов через элементы И 22 и запрещающие формирование следующих адресов ячеек ОЗУ 24,28, На этом запись программы настройки в ОЗУ 24, 28 оканчивается, с выходов 6. 8 снимаются...

Номер патента: 1817084

Опубликовано: 23.05.1993

Авторы: Дядюнов, Дятлов, Кантор, Платонов, Платонова

МПК: G06F 1/04

Метки: кадровой, синхронизации

...счетный триггер 3, На про- три блока сравнения, два счетчика и счетчик тяжении последующих тактов работа уст- формата кадра, причем счетный вход счетройства аналогична, но временная позиция 30 чика формата кадра соединен с синхровхонаиболее похожей на маркер группы фикси- дом регистра сдвига, информационный вход руется в другом регистре позиции, т,к, триг- которого является информационным вхогер 3 перевел мультиплексор 6 в состояние, дом устройства, группа выходов регистра когда импульсы записи с выхода элемента сдвига соединена с первой группой входов И - НЕ 22 поступают на вход записи другого 35 сумматора по модулю два, вторая группа регистра позиции, Таким образом чеоез 2 М входов которого является группой маркер- тактов в каждом из...

Номер патента: 1817085

Опубликовано: 23.05.1993

Авторы: Гиль, Кондратьев, Самусев, Яковлев

МПК: G06F 1/14

Метки: времени, отсчета

...входы узла 77,соответствующий вход элемента 15, соот-, соответствующие разряды выхода 37;ветствующий вход-выход- второй группы: :, 9697 - выходы сигналов РКМ 2 тРТП 2 информационных входов-выходов комму узла 79, соответствующие разряды выхода татора 3, первый вход элемента.18;. 68 - выход состояния часов блока 16,соответствующий вход элемента 15, соот 37; 98, 99 - выходы сигналовтРЧС 2,тРЧС ветствующий вход-выход второй группы : узла 79, соответствующие разряды выхода информационных входов-выходов комму 38;татара 3, первый вход элемента 19; . , 100- выход сигналатРЧС 1 узла 79, соот 69 - второй вход элемента 19, выход : ветствующий входэлемента 80; дешифратора 20 .:.,.: , 101 - первая группа тактовых входов 70 - счетный вход...

Номер патента: 1817086

Опубликовано: 23.05.1993

Авторы: Алдабаев, Ручинский, Харченко

МПК: G06F 3/00

Метки: вывода, информации

...ключа попадает на первый вход компаратара и через диод ипереход база - эмиттер транзистора компаратора отпирает его, Через оптрон проходит сигнал, который низким уровнем поступает на второй вход элемента И. При совпадении его с сигналом ВДЧ, поступающим на ее первый вход, с выхода элемента И сигнал запускает таймер, сигнал высокого уровня с выхода которого поступает на первый вход элемента ИЛИ в течение заданного промежутка времени и с выхода этого элемента блокирует регистр по управляющему входу. Одновременно сигнал высокого уровня с выхода тай мера поступает на первый вход ключа иблокирует прохождение сигнала на известительный выход устройства, информируя о неисправности в одной иэ выходных цепей устройства. Блокировка известительного...

Номер патента: 1817087

Опубликовано: 23.05.1993

Авторы: Аляев, Екимов, Кондратьев, Овчинников, Рачинский, Синегубов

МПК: G06F 7/00

Метки: многофункциональный, модуль

...того, данный модуль реализует которого соединен с четвертым входом мо- .путем настройки любого представителя ти- дуля и первым входом пятого элемента И,пов бесповторных ДНФ из пяти букв при З 5 выход которого соединен с первым входомусловии, что информационные и настроеч- второго элемента ИЛИ, второй и третий вхоные входы независимы(табл.2). ды которого соединены соответственно сИз таблицы 2 следует, что входы 1 - 5 при выходами второго и третьего элементов И,реализации бесповторных ДНФ из пяти третий и четвертый входы которогосоединебукв могчьт использоваться только как ин ны соответственно с первым и вторым вхоформационные, а входы 6 - 9 только как на-дами третьего элемента ИЛИ и с пятым истроечные, Настройка устройства при шестым...

Номер патента: 1817088

Опубликовано: 23.05.1993

Авторы: Глущенко, Западаев, Заруба

МПК: G06F 7/10

Метки: информации, сортировки

...ЛЭ подаются 35 ношение младших и старших разрядов ВВ. сигналы с выхода входного регистра в млад- Если сигнал запрещения не появился, начиших разрядах. А на третьи выходы подаются нается последовательное заполнение сдвиединицысблокасинхронизации,тоестьэти гового регистра единицами, Единица в сигналы не влияют на ЛЭ ЗИ - НЕ. На выходепервом разряде сдвигового регистра подаст ЛЭ ЗИ - НЕ появится единица в том разряде, 40 на вход группы НП ноль в первом разряде, в котором хоть на одном входе будет ноль, . если этот разряд предлагается в ВВ, и едиЭта единица инвертируется и ноль подается ницу(точнее я-состояние), если не предлагана входы 2 группы НП и на входы младших ется, И эта же единица блокирует первый разрядов регистра хранения. Входы...

Номер патента: 1817089

Опубликовано: 23.05.1993

Авторы: Алексеев, Сыров, Щербань, Ячкула

МПК: G06F 7/48

Метки: графа, дерева, оптимального, связности

...торого подключен к входу запуска-останова ва, который, как и последующие, будет ана- генератора тактовых импульсов, выход кологичен выше рассмотренному,. Заметим торого подключен к входу синхронизации только, если дуга из числа альтернативных 10 блока моделирования графа, выход блока на данном шаге решения может образовать выбора дуг подключен к второму входу злецикл с уже "включенными" дугами на пред- . мента ИЛИ - НЕ, вход единичного потенциашествующих шагах решения, то импульсы ла устройства - к информационному входу от генератора 3 будут поступать на оба вхо-. ключа, при этом блок выбора дуг содержит да ее сумматора по модулю два 11, что рав 2 Н групп элементов И, Н групп элементов нозначно исключению этой дуги из...

Номер патента: 1817090

Опубликовано: 23.05.1993

Авторы: Баскаков, Кравченко, Ларионов, Поляков

МПК: G06F 7/48

Метки: задачи, лагранжа, решения

...По сигналу с выхода блока 8 блок сравнения 10производит сравнение значений, поступающих на его два сигнальных входа, Такимобразом, блок сравнения ":0 производит вы 50 бор глобального минимума из находимыхт 1 п = щах экстремумов по команде блока 8.Если найденное значение функции в очередном экстремуме (в данном случае во втором) меньше, чем в предыдущих (в данном55 случае в первом), то блок сравнения вырабатывает управляющий сигнал, свидетельствующий о,нахождении такого минимума,значение функции в котором меньше, чем впредыдущем (записанном в первом блокерегистрации 18). Этот сигнал с выхода блока10 15 20 25 50 заданным значением. При достижении значения переменной (сначала х 1) предельного уровня (х 1 = хамадан) пороговая...

Номер патента: 1817091

Опубликовано: 23.05.1993

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...23 десятичного сумматора 21, На выход 25 регистра50 22 поступает старшая десятичная цифра, навыход 26 - младшая. Регистр 22 может бытьпостроен на двухтактных синхронных ОЧтриггерах с асинхронными входами установки в ноль,55 Блок 7 приведения работает следующим образом.На входы блока 7 с выходов 16 и 17,соответственно первого и второго буферных регистров 5 подаются два результата вдвоичном коде. Далее, на первом и второмдвоичных сумматорах 19 осуществляется их суммирование со значениями младшей (подается с выхода 26) и старшей (подается с выхода 25) тетрад регистра 22 соответственно, Полученные на выходах сумматоров 19 суммы преобразуются на преобразователях 20 из двоичного кода в десятичный. Затем на десятичном сумматоре 21...

Номер патента: 1817092

Опубликовано: 23.05.1993

Авторы: Долбня, Кульгин, Кутырев, Щеголев

МПК: G06F 7/58

Метки: генератор, двоичных, случайных, цифр

...выход схемы контроля 15 и ин 55 формационный выход 16.Предложенное устройство работаетследующим образом,При начальном запуске генератора повходу 14 устанавливаются в нулевое состояние первый триггер 2, первый 3 и второй 4счетчики, сумматор 7 и через элемент ИЛИ11 - второй триггер 12. Таким образом, схема готова к работеПо импульсам запуска генератора повходу 13 на выходе датчика случайных цифр 51 вырабатываются уровни "1" или "0" случайного числа, которые поступают на выходустройства 16 и на вход второго счетчикаединиц случайного числа 4, Единицы случайного числа подсчитываются на счетчике 104, Импульсы запуска генератора поступаюттакже на первый триггер 2 и с его выхода -на вход первого счетчика 3, где и пересчитываются,...

Номер патента: 1817094

Опубликовано: 23.05.1993

Авторы: Бурнашев, Кузнецов, Песошин

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...импульсного сигнала (типа "меандр") со слабофлюктуирующим фронтами, что обеспечивается условием п=1, о 45 В устройстве реализуются следующиеизвестные способы выравнивания статистических характеристик исходного случайного процесса:- одновремеиное суммирование по модулю два нескольких исходных случайных процессов;- суммирование по модулю два случайной двоичной последовательности со сдвинутой во времени (например, с помощью задержки) своей же копией.С контура формирования первичногослучайного. сигнала асинхронных случайных процессов поступают на входы с первого по в-й первого сумматора 11 по модулю два,в ах( т 4 т 4 ) 51=1 чтобы длительное время не возникали 5 логически устойчивые состояния контура.Для более качественной работы и в случае...

Номер патента: 1817095

Опубликовано: 23.05.1993

Авторы: Балабанов, Демьянков, Мовенко, Онуфриев, Тихобаев

МПК: G06F 11/00

Метки: клавиатуры

...проверяемой и через элемент ИЛИ 10 - на первый вход клавиши, когда конкатенация из кодов форэлемента И 14, На второй вход элемента И мируемой этой клавишей последовательно подается разрешающий потенциал с ин сти не совпадает с эталонным. значением, версного выхода элемента ИЛИ-НЕ 11, Эле- сигнал совпадения блоком 21 не формирумент И 14 открывается и запускает ется. При этом регистр 8 не обнуляется, а генератор 15, с выхода которого импульсы соответствующий элемент И группы 12 оспоступают на счетный вход счетчика 16. Пе- тается открытым и через элемент ИЛИ-НЕ риод импульсов выбирается таким, чтобы за 40 11 удерживает элемент И 14 и генератор 15 время периода производилось одно сравне- в закрытом состоянии, причем счетчик 16 и ние кодов в...