G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1573458

Опубликовано: 23.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...в матрице блоков 8(9) в соответствии с сигналами переключателей:" .1-3. Сигнал высокого уровня (ВУ) на выходе переключателей 1-3 соответствует состоянию Блок включен /исправен, сигнал низкого уровня (НУ) - состоянию "Блок выключен/неисправен".После завершения переходных процессов в матрице блоков 8(9) коммутации устройство готово к работе в режиме взаимопреобразования логического и физического адресов. При этом логический адрес "1" всегда свяэыва 11 ф 11 ется с таким физическим адресом который соответствует 1 -му Функционал ьному блоку и з числа н ео тключ е нных /испр ав ных блоков и наоборот ( т . е . соответствие между полями логических и физических адресов для данного р аспр еделе ния фл аг ов годности , заданного...

Номер патента: 1573459

Опубликовано: 23.06.1990

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, свертки, фурье

...На выходах сумматоров 11.111,4 значения Х(0) И 8+Х(1) И+Х(2) И++Х(3) Иь соответственно, На управля- .ющие входы регистров 14.1-14,4 поступает верхний логический уровень, разрешающий запись информации в них повторому входу.Пятый такт,Аналогичен первому такту. УстройстЭо начинает обработку нового массиваданных по описанному выше алгоритму.На управляющих входах мультиплексоров9, верхний логический уровень, поэтому весовые коэффициенты на вторые9 ходы умножителей поступают с регистров 8., Последовательность поступлеНия весовых коэффициентов аналогичнаописанной ранее. В регистры 7. осуществляется загрузка весовых коэффициентов для следующего массива данныхв последовательности, приведенной длярегистров 8.х при вычислении предыду...

Номер патента: 1573460

Опубликовано: 23.06.1990

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, двумерной, свертки

...элемент х 1 о, а в регистр 12 - элемент х 1 , В вычислительном. модулещ формируется значениеООО оооо + +Яо,хо , в регистр 11 записывается элемент хНа третьем такте в вычислительном модуле 5 , Формируется значение г о = оюо =яцо + Я х в регистр 11 записывается элемент х и, а регистр 12 - элемент х. В вьгяислительном модуле 5 , Формируется значение е=е +о + Ыц,х и , в регистр 11 записывается элемент х 1, в регистр 12 - элемент х о . В вычислительном модуле 5 формируется значение ко = г , +о + И, хоо, в регистр 11 записывается5 1 5элемент х , а в регистр 12 - элемент х , . В вычислительном модулеГ 2 уЭ Лю ФОРМИРУЕТСЯ ЗНаЧЕНИЕ го 0 =г, ++ Я 0 х 00, в регистр 11 записываетсяэлемент х 0, а в регистр 12 - элементхВ вычислительном...

Номер патента: 1573461

Опубликовано: 23.06.1990

Авторы: Демиденко, Запорожцев

МПК: G06F 17/18

Метки: выбросами, диагностирования, объекта, параметров, состояния, технического

...триггер 12 устанавливается в единичное состояние. Логическая единица с выхода триггера 12 закрывает элемент 10, прекращает подсчет числа совпавших значений, Переключатель 7 подает единичный сигнал на управляющие входы ключей 13 - 132, открывает путь для прохождения ца элементы 14- 14 д и 15, - 15 м значений характеристик и и Б , Заканчивается работа устройства, соответствующая второму этапу протекания случайного процесса,На третьем этапе, когда осуществляется диагностика неисправностей,гзначени и и Б поступают на входы элементов 14- 14 н или 15- 15 м, В зависимости ат значения величины и или Ы на выходах соответствующих2элементов появляется единичный сигнал. На дешифраторы 16 и 17 поступают соответствующие коды. В результате...

Номер патента: 1573532

Опубликовано: 23.06.1990

Авторы: Выжиковски, Каневский, Овраменко

МПК: G06F 17/17, H03H 17/04

Метки: рекурсивный, фильтр, цифровой

...началу вто"рого такта в регистрах 3,1 и 6.1находятся с перанды х(1) и х(1)ж(1)соответственно, На выход 8 в первомтакте поступает первый неполный выходной отсчет.у(1) = х(1)(о(1).Во втором такте в умножителях 4.1и 4.2 формируются произведенияхЬ(2) и х(1)ы(2), первое из которых через сумматор 5.1 поступаетнавход первого регистра 6,1 второйгруппы, а второе - на вход второгорегистра 6,2 второй группы, К началутретьего такта на регистрах 3, и3.2 зафиксированы операнды х(1) их(1) соответственно, На выходе входного сумматора.1 в третьем такте сформирована сумма х(2)+х(1)Ь(2) = А,В третьем такте в умножителях4.1-4.3 формируются произведенияАм( ), х(1) Ь (3) и х(1)ы(3) соответственно, Произведение х(.)со(3) с выхода умножителя 4.3 через сумматор...

Номер патента: 1575162

Опубликовано: 30.06.1990

Авторы: Глушан, Пришибской

МПК: G06F 7/06

Метки: перебора, сочетаний

...41, управляет выдачей оцереднбго сочетания на выходы 52-Я устройства и через элемент ИЛИ 42 поступает на С-входы триггеров 7-12, обеспечивая перезапись сочетания в триггеры 7,-12. Длительность тактового импульса должна превышать время прохождения сигналов до выходов элементов И 34-38 во избежание ложного срабатывания триггеров 2-6.Последним является сочетание 000111, нулевой сигнал с выхода элемента ИЛИ 21 поступает на инверсный вход элемента И 7, открывая его для прохождения тактового импульса.на выход 51 окончания перебора.формула изобретения1. Устройство для перебора сочетаний, содержащее две группы триггеров, три группы элементов И, две группы элементов ИЛИ, элемент И, элемент ИЛИ, два элемента задержки, ключ, причем выход -го...

Номер патента: 1575166

Опубликовано: 30.06.1990

Автор: Авраменко

МПК: G06F 1/02

Метки: генератор, функций, хаара

...даболее высокочастотного сигнала РаДемахера К,т.е. функция Н.Аналогичным образом происходит прохождение второй половины периода сигнала Радемахера К на выход 7 генерато 1ра функций Хаара НЗакрытие ключа 4 йожет осуществляться первой (второ 4) полуволной сигнала Радемахера К, При этом на его выходе появляется нулевое значеНие. соответствующей Функции Хаара. Функции Н, Н относятся ко второй группе функций Хаара.Вторая группа 3ключей 4 работает поДобно первой. функции Н- Н т от, носятся к третьей группе функций Хаара. Формула изобретения Генератор Функций Хаара, содержащий тактовый генератор, выход которого подключен к входу счетчика,группу ключей, причем старший инверсный разрядный выход счетчика являет ся выходом функции Хаара первой груп...

Номер патента: 1575167

Опубликовано: 30.06.1990

Авторы: Кныш, Копылов, Мельников, Мочалов, Силантьев

МПК: G06F 15/163

Метки: коммутатора, матричного, модуль

...передачи информации в матричном коммутаторе проис.Соотношение кодов адресов Направлениепередачи сообщения по горизон- по вертитали кали 25 30 А) С А ) С АС А(С А(С А(С А =- С А=С А=С ВР В=Р В ( Р В)Р В =Р В (Р В ) Р В=Р В(Р ВправоВверхВправоВправоВверхВправоВправоСвой модульВправо 35 40 Процедура выбора направления продвижения информации реализуется дешифратором 11.Процедура опроса блоков 1,1 - 1.3 основана на приоритетном обслуживании блоков, имеющих максимальнуюглубину очереди сообщений. При равенстве очередей осуществляется последовательный их опрос, начиная с .бло ка 1.1, что реализуется блоком 3 анализа очереди сообщений.Сравнение кодов длин (глубины)очередей осуществляется элементамисравнения 33-35, и в засивисимости50 от...

Номер патента: 1575168

Опубликовано: 30.06.1990

Авторы: Григорович, Дубравин, Полянин, Смирнов

МПК: G06F 7/06

Метки: выделения, медианы, трех, чисел

...код адреса, который,поступает на входы разрядов адресакоммутатора 6 и определяет номеринформационного входа, по которомуМедиана трех чисел поступит на выход 10 устройства,Рассмотрим работу устройства на35конкретном примере. Пусть на входы7 - 9 устройства поступили числа "3",н 7 и "5" соответственно (для наглядности числа приведены в десятичнойсистеме счисления, хотя поступают40на входы устройства в параллельном,цвоичном коде), Тогда на выходе бло.ка 1 сравнения, будет уровень логического "0", на выходах второго итретьего блоков сравнения - уровнилогической "3 н. После преобразованияуправляющего слова на выходах первого4 и второго 5 элементов ИСКЛЮЧАЮЩЕЕИЛИ появятся уРовни логической "1",Эа счет чего коммутатор б передаст 50на выход 10...

Номер патента: 1575169

Опубликовано: 30.06.1990

Авторы: Галата, Глебов, Кальянов, Кузьмичев, Павлов, Федоренко

МПК: G06F 7/06

Метки: битов, сортировки

...для приема исходнойинформации от вычислителя.Для использования устройства сортировки как обычного блока памяти вы.числитель должен обратиться к устройству, так как это он делает при ра 5боте с блоком памяти; для записи нашине 10 установить адрес ячейки блока памяти, на шине 7 - данные длязаписи, на вход 9 - сигнал "Запись";для чтения на шине 10 установить адрес ячейки ОЗУ, на вход 8 - сигнал"Чтение" и принять данные из указанной ячейки.При однобитовых операциях устройство работает следующим образам,Для чтения бита вычислитель устанавливает в первой группе проводниковшины 10 адрес ячейки блока памяти,из которой следует прочитать слово,содержащее требуемый бит. Во второйгруппе проводников шины 10 долженбыть установлен номер бита. В...

Номер патента: 1575170

Опубликовано: 30.06.1990

Авторы: Заболотный, Максимов, Петричкович, Филатов

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...выходах 12 и 13+ (а;О+Ь;) 1;Я = 1;.,ЯК;=1;, 3(а;9 Ь;);8 = 1 9 К =1, (+)(а;ЮЬ,).Благодаря наличию,цвух выхоцовосумм Я; и 8, и двух выходов переносов 1. и 1 ф сумматор позволяет(Формировать два комплекта сумм и переносов: один при условии, что входящий в группу перенос равен нулю,а другой при условии, что входящий.перенос равен единице, Таким образам, "предлагаемый сумматор может бытьиспользован при построении условногосумматора (см, фиг,2),Формула изобретенияОдноразрядный двоичный суюазор, содержащий элемент РАВНОЗНАЧНОСТЬ, блок Формирования суммы и блок формирования перекоса, причем входы слагаемых сумматора подключены к.входам элемента РАВНОЗНАЧНОСТЬ прямой и инверсный выходы которого соединены соответственно с первыми и вторыми входами...

Номер патента: 1575171

Опубликовано: 30.06.1990

Автор: Тимошкин

МПК: G06F 7/50

Метки: 5421, десятичный, коде, одноразрядный, сумматор

...причем выходы разрядов трехразрядного двоичного сумматора соединены с первыми входами соответствующих разрядов корректирующего трех- разрядного двоичного сумматора, выходы разрядов которого соединены с выходами разрядов десятичного сумматора с первого по третий, выход четвертого разряда которого соединен с выходом сумматора по модулю два, первый, второй и третий входы блока формирования сигнала коррекции соединены с выходами соответственно первого, второго и третьего разрядов трехразрядного двоичного сумматора, а выход годключен к вторым входам первого и второго разрядов корректирующего треХраЗ - рядного двоичного сумматора, входу первых, вторых и третьих разрядов первого и второго операндов десятичного сумматора соединены...

Номер патента: 1575172

Опубликовано: 30.06.1990

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...сумматор работает следующим образом,На входы 6 .9 подаются двоичные переменные х. хсоответственно, На выходе 10 реализуется логическая функция Значения логических функций, реализуемых четырехвходовым одноразрядным сумматором, представлены в таблице. х/6 х /7 х/8 х/9 Г/12 Г/11 йо/10 25 й = х х 9 хЯ Формула изобретения Четырехвходовый одноразрядный сумматор, содержащий элемент И и элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с выходом суммы сумматора, а -й вход (=1,2,3) соединен с 30 Е = К(К(х,х,х,х )к х х хххЧх хххЧхххх 4 Ух хух х) х-м входом сумматора, четвертый вход 35соединен с четвертым входом сумматора и первым входом элемента И, выход соответствующая сигналу младшего переноса, На выходе 12 реализуется логическая...

Номер патента: 1575173

Опубликовано: 30.06.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...выполняетсяза и циклов, каждый из которых реализуэуется за (п+1) тактов, В течение одного цикла в устройстве формируетсячастичное произведение множимого наодин разряд множителя, а также осуществляется.подсуммирование этого частич5173 5 15 20 25 ЗО 5 157ного произведения к ранее накопленнойсумме частичных произведений. На Фиг.Зприведена диаграмма, поясняющая рабо-ту устройства в течение двух цикловдля случая п=4 (например, 32-разрядные сомножители, представленные в2 ф-ричной системе счисления).Ниже кратко описывается работа в течение одного цикла,В первом такте каждого цикла вблоке 5 осуществляется умножение соответствующего разряда множителя, хранимого в младшем разряде регистра 2и поступающего на вход 10 блока 5,.на младший разряд...

Номер патента: 1575174

Опубликовано: 30.06.1990

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...1 И, формируется первое частичное произведение. В этом случае,когда блок 9 вырабатывает управляющийсигнал ."Меньше-равно", первое и следующие частичные произведения представляют собой соответственно несдвинутый и сдвинутый на требуемое число разрядов влево код первого сомножителя, хранящийся в регистре 4 мно 40жимого, Сформированное таким образомпервое частичное произведение черезэлементы ИЛИ блока 2 элементов ИЛИпоступает на входы накапливающего сумматора 5 для накопления соответствую 45щей суммы частичных произведений. После задержки на один такт работы устройства в блоке 8 последовательногоопроса значащих разрядов сомножителяимпульс производит опрос следующего50более старшего, разряда регистра 3 .множителя. Длительность первого...

Номер патента: 1575175

Опубликовано: 30.06.1990

Авторы: Запорожан, Пузанков

МПК: G06F 17/14, G06F 7/52

Метки: конвейерный, умножитель

...выталкивает А,. В буферный регистр 3 и триггер 5 первого блока заносятся соответственно скоммутирован" ное множимое А и Рх а в регистре 7 фиксируется первая сумма частичных произведений. В буферный регистр 3 и триггер 5 второго блока загружаютсяг скоммутированное множимое А( и Р Кроме того, инструкции й и Г загружаются в регистры 6 блоков Б, и Б соответственно, а субрегистр 8 фиксигрует частичный множитель Ь . Следовательно, в блоке Б вычислейие первой суммы частичных произведений сомножителей Аг и Вх совмещается с коммутацией А. В блоке Бх совмещаются коммутация Ах и вычисление второй суммыСоставитель Е.МурзинаРедактор Н,Кищтулинец Техред Л,Сердюкова Корректор О,Ципле Заказ 1785 Тираж 571 ПодписноеВНИИПИ Государственного комитета...

Номер патента: 1575176

Опубликовано: 30.06.1990

Авторы: Овчаренко, Рябуха

МПК: G06F 7/552

Метки: возведения, степень

...его выходе появится импульс переполнения. Одновременно первый входнойимпульс последовательности х Формирует в накапливающем сумматоре чис -.(1,5) 7 . Этотже импульс, воздейстп 7вуя на узел 1.3, Формирует в его накапливающем сумматоре число 1(2,5) 7(1,5)7 р и посРедством РаспРеделителя 7 импульсов заносит в накапливающий сумматор 4 (и) число, соот:15ветствующее очередному члену ряда разностей и-го порядка последовательности (У Ор 5) 1В дальнейшем очередные импульсывходной последовательности х параллельным кодом в сумматор 9 резульи,лтата записывают числа 2 -1, 3 -2соответственно. В результатепосле поступления некоторого(1 с)-го импульса будет выполнено 257(1 р 5)" 1, В этот момент на выходесумматора результата 9 вновь появится импульс...

Номер патента: 1575177

Опубликовано: 30.06.1990

Авторы: Афанасьев, Деревянкин, Иващенко, Марковский, Меликов, Пустовойтов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...второго 2 регистров соответственно. С приходом оче редного ТИ значения г и М,г заносятся. в первыйи второй 2 регистры соответственно. На этом выполнение перт, Вой итерации завершается.В процессе выполнения второй ите рацИИ ПО зНачениям г г И Мг В усТройстве аналогично описанному выше формируются значения гз и М , которые будут занесены в первый 1 и второй 2 регистры соответственно очеред ным ТИ, Следующие итерации Выполняютаналогично.Итерационный процесс продолжается до тех пор, пока в результате вы полнения очередной Я-ой итерации все ш старших числовых разрядов числа 55 сг, г 5 не станут одновременно равными единице. При этом блок 11 управления запрещает прохождение ТИ со своего второго входа на первый выход иформирует на третьем...

Номер патента: 1575178

Опубликовано: 30.06.1990

Авторы: Гайда, Кожемяко, Коровина, Мартынюк, Скорюкова

МПК: G06F 7/62

Метки: длительностей, импульсов, сложения

...элементов 2 ячеек 11, и единичный сигнал с выхода элемента НЕ 11. В результате с выхода элементов К 5 на Б-вход ЕБ-триггеров 3 ячеек1 , поступает единичный сигнал, устанавливая послецние в единичное состояние. Логическая "1" на прямом выходе М-триггеров 3 ячеек 11, , по. - ступающая на нулевые входы бистабильных элементов 2 ячеек 11 обнуляет их, Таким образом, биста 1" бильные элементы 2 срабатывают последовательно до тех пор, пока временной интервал не преобразуется в цифровой код, соответствующий количеству сработавших за это время бистабильных элементов 2, При этом после прекращения поступления входного сигнала происходит обнуление всех сработавших бистабильных элементов 2, кроме последнего, 1.-го. Наличие единичного сигнала хотя бы...

Номер патента: 1575179

Опубликовано: 30.06.1990

Авторы: Герасимов, Караваев, Шахмейстер

МПК: G06F 7/68

Метки: двоичный, умножитель

..."О" в состояние логической "1", т.е. на его выходе формируется передний фронт импульса поступающего на тактовый вход соответ", 6 твующего Э-триггера 2. При этом 0-триггер 2, в зависимости от состояния сигнала на его информационном входе, либо переключается в единичное Состояниелибо сохраняет состоя%не логического "О". Следующий импульс, поступающий с информационного входаумножителя, сбрасывает ранее установленный 0-триггер 2. Таким образом, Йа выходах тех 0-триггеров 2, на инормационных входах которых поддерживается сигнал логической "1 ф, форми.-уются импльсы длительностью, равнойтельности паузы между импульсами ходной частоты. Причем упомянутые Импульсы, формируемые на выходах 0- триггеров 2, не пересекаются во времени, поскольку...

Номер патента: 1575180

Опубликовано: 30.06.1990

Авторы: Латынов, Попов

МПК: G06F 7/68

Метки: импульсов, следования, умножения, частоты

...=И + + Ь Ы ;, то частота на выходе устройства будет определяться следующим образом:.Р М Р ,ат,ен.м - МР ф И(Т+ЛТ)Р, Т.+ДТ, кф 1где Р = ---- частота следованияХ Т+ДТимпульсов на соответствующем участкелинеаризации,В том случае, когда входной сигнал соответствует линейному участку, код коррекцииИ =0 и в сумматоре 5 будет переписываться только код И, , Импульс входной последовательности проходит через элемент 1 задержки и сбрасывает счетчик 2 в нулевое состояние, подготавливая его к работе. Импульсы тактовой последовательности Р проходят через делитель 10 час- Ототи следования импульсов на счетный вход счетчика 2, В течение каждого периода Т следования импульсов входной последовательности в счетчике формируется кодовый эквивалент И=Т, Р М ....

Номер патента: 1575181

Опубликовано: 30.06.1990

Авторы: Корженевский, Рябуха, Уханов

МПК: G06F 9/34

Метки: адресов, параллельного, формирования

...24записаны заранее вычисленные значения индексов для всех возможных значений шага, представленных в таблице(для наглядности фактически хранимыедвоичные коды преобразованы в десятичные). С выхода блока 24 значение индекса поступает на первый вход сумматора 25, второй вход которого является входом сдвига узла 23, Сумматор 25 пу-. тем поразрядного суммирования по модугпо Р значений, поступающих на первый и второй вход, сформирует на пер вом выходе значение формируемого но5181 6 35 40 45 5 152мера блока, а на втором выходе значение приращения адреса ячейки.Группы старших разрядов узла23, являющиеся выходами поля приращения адреса блока 8, поступают навторые входы сумматоров 12, на первые входы которых поступает с регистров 1 через...

Номер патента: 1575182

Опубликовано: 30.06.1990

Авторы: Ручка, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/50

Метки: заданий, процессорам, распределения

...задачам,непосредственно информационно связанным с решенной задачей, и происходитизменение на единицу кодов степенизахода этих задач (при этом могут ссформироваться запросы на решениенекоторых из этих задач, если станутнулевыми их коды степени захода). Приэтом псевдопетля вершины графа, образованная единичным значением разряда в коде решенной задачи, приводит к Формированию единичного импульса на выходе блока 6 памяти, соответствующем решенной задачеЭтот импульс поступает на входы одноименного элемента И 34 группы, закрытого нулевым сигналом с инверсного выхода одноименного триггера 36 группы, а также одноименного элемента КЛИ 35 группы и по заднему Фронту переводит триггер 36 группы в нулевое состояние, означающее, что задание не...

Номер патента: 1575183

Опубликовано: 30.06.1990

Авторы: Дмитров, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 9/50

Метки: заданий, между, распределения, эвм

...на входе устройства 19,о чем свидетельствует единичный сигнал с выхода элемента ИЛИ-НЕ 15 дляодного из информационных выходов 23,123,3 блоков 1,1-1.3 регистров коммутатор 17 является открытым,Код задачи с соответствующеговыхода 23.1-23.3 блока 1,1-1,3 регистров поступает на входы блока элементов ИЛИ 13. Далее с выхода блока элементов ИЛИ 13 код задачи поступает непосредственно,в блок 1,1-1.3 регистров, той ЭВМ, которая может выпол 15751831 О 20 30 40 Формула изобретения 50 Устройство для распределения заданий между ЭВМ, содержащее три канала, а в каждом канале счетчик, схему сравнения, первый блок элементов И, первый элемент И, первый элемент ИЛИ, причем в.каждом канале выходы первого блока элементов И соединены с входами первого...

Номер патента: 1575184

Опубликовано: 30.06.1990

Авторы: Ганитулин, Попов, Ступин, Туравинин

МПК: G06F 9/50

Метки: организации, очереди

...закрыт элемент И 61 а по инверсному входу открыт элемент И 15. Поэтому сигналом с выхода элемента 8 задержки подтверждается нулевое состояние триггера 17. Время задержки элементом 8 определяется временем переходных процессов в элементах И 28, регистре 25 и элементе ИЛИ 30.Импульсом с выхода элемента 9 задержки двоичный код первого абонента с выходов шифратора 31 записывается в тот блок 2 формирования очереди, где имеется наименьшая очередь через соответствующий элемент И 22. Время задержки элементов 9 задержки определяется временем переходных процессов в элементе И 15 и триггере 17.По импульсу с выхода элемента 10 задержки, время которого определяет 35 ся переходными процессами в элементах И 57 и регистрах 56, в блоке 2через открытый...

Номер патента: 1575185

Опубликовано: 30.06.1990

Авторы: Жулай, Игнатюк

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...и 13 шиФратора 1.111 ийратор 1 (йиг,2) содержит резисторы 14-17, компараторы 18 и 19 диод 20, элемент ИЛИ 21, элемент НЕ 22,кэнденсатор 23. 25Анализатор работает следующим образом,Анализируемая двоичная последовательность дискретных сигналов, имеющих три состояния, поступает черезийформационньгй вход 9 анализатора навход шифратора 1, который перекодирует каждый бит укаэанной последовательности в два бита, получаемых навьгходах 12 и 13 в соответствии с дан 35ными таблицы. подключающее тактовый вход 10 устройства к входу элемента И 3, Анализатор при этом работает обкчным образом причем третье состояние на входе 9 интерпретируется "0" на выходешифратора 1,При контроле точек с тремя состояниями оператор может перевести элемент 6 в другое...

Номер патента: 1575186

Опубликовано: 30.06.1990

Автор: Музыченко

МПК: G06F 11/10

Метки: модулю, остатка, формирования, числа

...Тактовые импульсы поступают через элемент И 6 на счетный вход счетчика 8 и вычитающего счетчика 10. Работа продолжается таким образом до момента обнуления счетчика 10 (в паузу между тактовыми импульсами), за это время на его вход и вход счетчика 8 поступит число импульсов, равное остатку по модулю К веса соответствующего разряда входного кода, и в счетчике 8 оказывается записан код остатка по модулю К веса следующего разряда входного кода, При обнулении счетчика 10 на выходе дешифратора 9 появляется единичный сигнал, который возвращает триггеры 1 и 2 в исходное состояние, сбрасывает блок 3, который перестает пропускать тактовые импульсы, и разрешает запись в счетчик 10 кода веса следующего разряда входного кода (по модулю К) с с...

Номер патента: 1575187

Опубликовано: 30.06.1990

Авторы: Суярко, Тимонькин, Тищенко, Ткаченко, Тюрин, Харченко

МПК: G06F 11/16

Метки: кодовых, последовательностей

...адрес следующего (второго) эталона с выходов 1,1 блока 1 постоянной памяти, Этот адрес устанавливается на адресных входах блока 1 постоянной памяти по выходам счетчика 2, Таким образом, на выходе 1.3 блокапостоянной памяти устанавливается значение очередного эталона, на выходе 1,1 - адрес ячейки памяти со значением следующего эталона, а на выходе 1,2 - значение "1", По импульсу на выходе 7.2 распределителя 7 вновь устанавливается триггер 12 и записывается в регистр 3 значение очередного эталонного сигнала с выходов 1.3 блока 1 постоянной памяти. Это новое значение эталона с выходов 3,1 регистра 3 поступает на вторую группу входов первого блока 5 сравнения, на первой группе входов которого выставлена информация,с группы 21 входов...

Номер патента: 1575188

Опубликовано: 30.06.1990

Авторы: Вишняков, Герман, Орловский, Поправкин, Щурко

МПК: G06F 12/00

Метки: адресации, памяти

...3 сигналами У 4У .Далее блок 21 выдает сигнал СЛ,А, азатем СЛ,О, Этим достигается формирование порядковых номеров байтов всчетчиках 3 так же, как и в ранее описанной команде чтения. Параллельно сэтим в счетчик 9 записывается номерблока памяти (МЛД.РАЗ) сигналом У .Соответственно записанному номеру дешифратор 10 возбуждает выход ВБР.,который разрешает прохождение сигнала записи ЗП,П через элемент И 6на вход управления записью блока памя"ти 2 . В случае, когда нужно записы Квать последовательно несколько байтов (не более восьми), дополнительнок описанному сигнал ЗП,П через элемент 8 поступает на счетный входсчетчика 9 увеличивая его содержимое1 11на 1 , т, е . определяя э тим следующий по порядку :блок памяти, используемый для...

Номер патента: 1575189

Опубликовано: 30.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...должен бытьНУ. Сигнал ВУ на выходе 23 являетсяпризнаком неисправности в матрице элементов коммутации и должен восприниматься процессором, иак запрет на ис-,пользование блоков из данной подеистемы.55 формула изобретения Устройство для адресации блоков памяти, содержащее, группу переключа телей, регистр адреса, дешифратор адреса, первую группу элементов ИЛИ, две группы элементов коммутации, образукнцие треугольную матрицу размерности пхп, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса соединен с входом дешифратора ад" реса, выходы элементов ИЛИ первой груп. пы являются выходами устройства, элементы коммутации первой группы рас" положены по главной диагонали матрицы, а элементы...