Ячейка однородной вычислительной структуры

союз соВетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1% (11) 879 06 Р 15/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР.Дычако вский,о СССР1975.ельные структуред, А.А,АлексеЙ ВЫЧИСЛ к автоматике и предназначено ве вычислительой вычислительнтированной на алов, объединется к вь 1 чис чено для ис слительной ительной стрна цифрову ение и распр жду разли лител- ьпольячейки уктуры ю обраИзобретение относи ной технике и предназна вания в качестве вычи (ВЯ) однородной вычисл (ОВС), ориентированной ботку сигналов, объедин ние информации ме абонентами,еделе- ными ется расширеуктурная схема Целью изобретения явие возможностей ВЯ, На чертеже показана с ВЯ,8 Я содержйт элементь и 18, входные коммутатор команды 5, операционный зита 7, триггер 8, счетчик 1 19 и 20 и выходные коммут И, 1, 2, 9-15, 17 ы 3 и 4, регистр лок 6, блок тран, элемейты ИЛИ торы 21,22.и 23. К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельстМ 684986, кл, 0 06 Р 15/00Однородные вычислитры всистемах связи / Подева. Л,; ВАС, 1987, с,20,(57) Изобретение относитсявычислительной технике идля использования в качестной ячейки (ВЯ) однороднной структуры (ОВС), ориецифровую обработку сигн ние и распределение информации между различными абонентами, Целью изобретения является расширение функциональных возможностей ВЯ, Ячейка содержит два входных коммутатора, три выходных коммутатора, коммутатор транзита, арифметикологический блок, регистр команд, триггер, счетчик, группу элементов И, два элемента ИЛИ, четыре элемента И и элемент запрета. Ячейка позволяет работать в трех режимах: записи команд, выполнения команд в арифметика-логическом блоке и автономного управления выходного коммутатора, что позволяет строить на основе таких ячеек вычислительные структуры с распределением потоков данных без дополнительного перепрограммирования ячеек вычислительной з структуры, 1 ил,ВЯ имеет четыре информационных входа - 1 - 4, вход программы настройки (Вх.П) - 5, вход управления вводом программы (УВП) - 6, вход сийхронизирующих тактовых импульсов (ТИ) - 7, а также четыре информационных выхода - 1 - 4 и выход программы настройки (Вых.П) ВЯ - 5.Устройство работает следующим образом, Регистр команд 5 предназначен для приема повходу Вх.П 5 при наличии разрешающегосигнала на входе УВП 6 и передачи по выходу Вых.П 5 управляющей последовательностй - программы настройки ВЯ ОВС на.заданные функции. В 16-разрядный регистр 5 в режиме йрограммирования записывается программа работы ВЯ й через него транслируются программы для записи в другие ВЯ, 1798795Операционный блок 6 выполняет арифметика-логические операции под действиемкоманд регистра 5.Блок транзита 7 предназначен для передачи данных со входов Инф. 1-4 ВЯ или 5констант, хранящихся в регистре команд 5,без обработки в блоке 6 на входы ячейки 1-4через выходные коммутаторы 21 или 22.Работает ВЯ, в трех режимах. Режимызаписи команд в регистр 5 - , программирование и выполнение команды а операционном блоке 6: остаются без изменений всоответствии с 2, Вводится дополнительный режим работы ВЯ при выполнении команды, а именно режим автономного "5управления выходным коммутатором 23. Таким образом, выполнение команды и автономное управление выходнымкоммутатором 23 осуществляется в ВЯ одновременно. Данный режим достигается за 20счет введения управляющего триггера 8,группы элементов И 1, 2, 15, 17, 18 ИЛИ 19,20 и счетчика 16, Переход триггера 8 в единичное состояние осуществляется под воздействием импульса напрякения, 25поступающего через программный входУВП в режиме выполнения команд, Это приводит к тому, что управляющие. сигналы, поступающие из регистра команд 5 навыходные коммутаторы 21, 22, блокируются, а управление работой выходного комму. татора 23 осуществляется счетчиком 16.Содержимое счетчика 16 меняется под воздействием импульсов, поступающих по программному входу.5, В этом случае время 35взаимодействия абонентов через ВЯ ОВСопределяется промекутком между импульсами, поступающими по программному входу 5, Сброс этого режима осуществляетсяпервым тактовым импульсом по входу 7 в 40режиме программирования,Формула изобретенияЯчейка однородной вычислительнойструктуры, содержащая два входных коммутатора, коммутатор транзита, арифметикологический блок, регистр команд и тривыходных коммутатора, причем информационные входы ячейки соединены с информационными входами первого и второговходных коммутаторов, информационный 50вход регистра команд соединен с настроечным входом ячейки, вход разрешения вводапрограммы которой соединен с входом разрешения записи регистра команд, выходы спервой по четвертую групп которого соединены соответственно с управляющим входом первого входного коммутатора, суправляющим входом второго входногокоммутатора, с настроечным входом арифметико-логического блока, управляющим входом коммутатора транзита, первый и второй выходы последнего из которых соединены с информационными входами первого и второго выходных коммутаторов, информационный вход третьего коммутатора соединен с выходом арифметика-логического блока, входы первого и второго операндов которого соединены соответственно с первым и вторым выходами первого входного коммутатора, информационный вход коммутатора транзита соединен с выходом второго входного коммутатора, выход регистра команд является настроечным выходом ячейки, р-е (р= 1,4) выходы первого, второго и третьего коммутаторов соединены по схеме "Монтажное ИЛИ" и являются информационными выходами ячейки,о т л ич а ю щ а я с я тем, что, с целью расширения функциональных возможностей путем обеспечения выполнения команды с одновременным автономным управлением выходным коммутатором, она содержит счетчик, триггер, группу элементов И, четыре элемента И, два элемента ИЛИ и элемент запрета, причем тактовый вход ячейки соединен с первым входом первого элемента И, второй вход которого соединен с входом разрешения записи регистра команд и инверсным входом элемента запрета, выход последнего из которых соединен с входом установки в "1" триггера и первым входом второго элемента И, выход последнего из которых соединен со счетным входом счетчика, выход первого разряда которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым управляющим входом третьего выходного коммутатора, второй управляющий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с выходом второго разряда счетчика, вход обнуления которого и вход установки в "0" триггера соединены с выходом первого элемента И, вторые входы первого и второго элементов ИЛИ соединены с выходами соответственно первого и второго элементов И группы, первые входы элементов И которой соединены с инверсным выходом триггера, прямой выход котороо соединен с вторыми входами второго, третьего и четвертого элементов И, пятая группа выходов регистра команд соединен с вторыми входами элементов И группы, выходы третьего и четвертого элементов И которой соединены соответственно с первым и вторым управляющими входами первого выхпдного коммутатора, первый и второй управляющие1798795 ставитель А,Шостакхред М.Моргентал Корректор С.Пекар Реда кто а аказ 773 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 1 входы второго коммутатора соединены с выходами соответственно пятого и шестого элементов И группы, прямой вход элемента запрета соединен с информационным входом регистра команд.