G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 1656535

Опубликовано: 15.06.1991

Авторы: Пристюк, Сементовский, Соколов, Сорокин, Узлов

МПК: G06F 11/00

Метки: е+1, очередности, поступления, сигналов, цифровых

...А 1 А 2АЗ = "1", то А 4 постуим. В двух оставшихся крайнихловие существует только одно, ив этих случаях поступае) или ппоследним.Рассмотрим детально рлбова для случая некоторых варианности поступления входных сиОписание состоя ни 1 ус НиВ момент ТО (исходное состояние) на шинах входных сигналов имеем уровень логического нуля: А 1 = А 2 = АЗ = А 4 = О.В момент Т 1 получаем А 4 = "1", Триггеры 18 и 20 устанавливаются в "1". Только для элемента И 30 имеем на всех входах "1". На шине 1 А 4 получаем "1", т.е. активируется внутриканальный вход с весом 16 сумматора 5.3, На остальных шинах 2 А 4- ЗА 4 = 4 А 4="0". В каналах 1, 2 и 4 состояние, как в момент ТО. Общее состояние устройства в омент Т 1: закодирована последовательность А 4 из...

Номер патента: 1656536

Опубликовано: 15.06.1991

Авторы: Остроумов, Пикин, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 11/00

Метки: микропроцессора, сигналов, управляющих

...хотя бы одного из сигналов на выходах 31 и 32 микропроцессоров 1 счет останавливается и счетчик 5 запоминает свое состояние, чтобы продолжить счет при снятии этих сигналов. Каждый машинный цикл сопровождается выдачей сигнала "Синхронизация" в такте Т 1, При этом на шину данных микропроцессора выдается слово состояния микропроцессора 1, определяющее действия, которые будут выполняться в данном машинном цикле, По совпадению сигналов Ф 1 = 1 и Е = 1 слово состояние записывается в 8 - разрядный регистр 2 слова состояния микропроцессора. С группы выходов регистра 2 слово состояния поступает на группу выходов дешифратора циклов 3, который определяет, какой из циклов выполняется в данном случае, и дает эту информацию в виде единичного сигнала...

Номер патента: 1656537

Опубликовано: 15.06.1991

Авторы: Горожин, Лукашевич, Романкевич, Ткаченко, Чвыров

МПК: G06F 11/10

Метки: дешифратора

...сжатия инвертируются и,следовательно, на входы узла 11 поступает код 1001. На выходе устройства появляется вектор5 10 15 20 ЗО 35 40 50 55 01, Таким образом, получаем следующую последовательность на выходах устройства для контроля: выход 15 - 10; выход 16 - 01,При наличии нулевого сигнала на входе 5, т.е, когда блокируются все выходы дешифратора 1 (сигналы на всех выходах дешифратора принимают при этом нулевое значение), на выход элемента И 13 поступает сигнал "0", а на выходе элемента НЕ 14 - сигнал "1", На вход блока 7 с выхода элемента НЕ 8 подается сигнал "1". В первом такте (тактовый сигнал навходах 9 и 10 принимает нулевое значение) на выходах блоков 6 и 7 формируются сигналы "0" и "1" соответственно, На входы узла 11 сжатия в...

Номер патента: 1656538

Опубликовано: 15.06.1991

Авторы: Барышев, Ваганов, Дерендяев, Кибзун, Лисицын, Маслов, Мельников

МПК: G06F 11/16

Метки: блоков, функционального, цифровых

...5 это слово запишется в ОЗУ 10 субблока 21 по очередному адресу и т.д, Запись информации в субблок 21 блока 2 буферной памяти продолжается до тех пор, пока состояние счетчика 20 тест-наборов не станет равно содержимому регистра 23, В случае равенства нэ выходе схемы 21 сравнения блока 5 появится импульс, который запретит работу генератора 22 и установит счетчик 20, регистр 25 и регистр 23 в нулевое состояние. Далее в регистр 25 от блока 1 заносится адрес очередного канала, а в регистр 23 - номер последнего загружаемого тестового слова в субблок блока 2 выбранного какала. Загрузка очередного субблока блока 2 происходит аналогично предыдущему и т.д., пока не загрузятся все необходимые для данного ОК субблоки блока 2 буферной памяти,...

Номер патента: 1656539

Опубликовано: 15.06.1991

Авторы: Мощицкий, Соколов, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: выбора, мажоритарного, сигналов

...5 младших разрядов сообщения с выхода блока 8,Одновибратор 36 формирует импульс,указывающий об окончании выдачи очеред ного сообщения из устройства, Он запускаетсязадним фронтом сигнала с выхода элементаИЛИ 29,Устройство работает следующим образом.В исходном состоянии регистры 1 - 4, регистр б, счетчики 12 и 13, триггеры 14, 16 - 19 установлены в нулевое состояние, а триггер 15 - в единичное (цепи установки в начальное состояние на чертеже не показаны).Перед началом поступления информации на входы 38 - 40 устройства в период между синхроимпульсами на вход 42 поступает строб, извещающий о начале передачи информации, При этом триггер 14 переключается в единичное состояние и открывает элемент И 32, через который синхроимпульсы с входа...

Номер патента: 1656540

Опубликовано: 15.06.1991

Авторы: Казанцев, Мансуров, Синтюрев

МПК: G06F 11/26

Метки: блоков, тестирования, цифровых

...11 памяти и на управляющий вход схемы 12 сравнения, Число, содержащееся в регистре 2 5 10 15 20 25 30 35 сдвига, сравнивается с эталонной сигнатурой исправного контролируемого блока 3, находящейся в нулевой ячейке блока 11 памяти,При совпадении укаэанных чисел на выходе сравнения блока 12 формируется сигнал, который поступает на управляющий вход ключевой схемы 15, содержимое счетчика 10 поступает на блок 16 индикации. Появление на индикации нулевой информации говорит об исправности контролируемого блока 3.При несовпадении чисел сигнал несравнения с выхода схемы 12 сравнения поступает на суммирующий вход счетчика 10, увеличивая его содержимое на единицу, Одновременно этот сигнал с.некоторой задержкой поступает на вход считывания блока...

Номер патента: 1656541

Опубликовано: 15.06.1991

Авторы: Колчин, Мансуров, Сумин, Юровских

МПК: G06F 12/00

Метки: доступа, общей, памяти, прямого

...ко 50 личества абонентов за счет организациихранения адресов памяти в памяти общегодоступа.Формула изобретения1, Система прямого доступа к общей55 памяти, содержащая блок захвата магистрали, регистр данных, блок управления, регистр текущего адреса, регистр конечногоадреса, схему сравнения, сумматор и буферную память, причем вход регистра данныхчерез магистраль подключен к магистральным входам-выходам блока захвата магистрали, вход признака конца массива блока управления подключен к одноименному выходу схемы сравнения, первый вход которой соединен с выходом регистра конечного адреса, а второй вход и вход сумматора соединены с выходом регистра текущего адреса, выходы управления данными, буферной памятью, текущим адресом блока управления...

Номер патента: 1656542

Опубликовано: 15.06.1991

Авторы: Вишняков, Дементьев, Папков

МПК: G06F 12/00

Метки: адресации, памяти

...структур памяти, к которым принадлежат переменные, и только в случае их равенства переходят к сравнению собственно значений этих переменных.При сравнении адресов устройство работает следующим образом,По внутренней шине значение содержимого регистра 1 подается на входы мультиплексора 22, По другой шине содержимое регистров 2, 4, 5, 6 подается на входы другого мультиплексора 23, На первые управляющие входы блоков 22 и 23 подаются управляющие сигналы с второго и третьеговыходов блока 25, которые предписывают5 выбор необходимых в текущей операции регистров, С выходов блоков 22 и 23 данныепоступают на входы блока 24 сравнения,который в соответствии со значениямиданных вырабатывает сигналы "Равно","Меньше" и "Больше". Сигналы...

Номер патента: 1656543

Опубликовано: 15.06.1991

Авторы: Бондаренков, Федотов, Шипилов

МПК: G06F 12/00

Метки: адресации, памяти

...неизменным, а в регистр 5 п+1 принимается значение Р 2, которое выдается на выход 16 устройства.Работа устройства в режиме реконфигурации памяти повторяется изложенным по-.рядком в течениетактов. За это время присваиваются логические номера всЕм годным блокам памяти в порядке убывания интерливинга. Присвоенные блокам логические номера запоминаются в регистрах 51- 5 П, Так, например, при а = 4, нулевом значении переключателя 12, единичном значении переключателей 11, 1 з, 14, формировании признаков интерливинга в соответствии с таблицей, использовании базы,81 ==111.112 и при подключении выхода 18 устройства к его входу 15 будут выполняться следующие действия.В первом такте реконфигурации (при опросе признака "И 4) запись в...

Номер патента: 1656544

Опубликовано: 15.06.1991

Авторы: Ельцов, Кузьмина

МПК: G06F 13/00

Метки: каналом, связи, сопряжения, эвм

...входу 21 на вход 39 контроллера 27 приходит разрешающий сигнал на взаимодействие с магистралью и контроллер 27 организует цикл записи содержимого регистра 8 в память.Для этого она формирует единичный сигнал на выходе 42 (РА), который, проходя через элемент ИЛИ 30, поступает на шинные формирователи 1, 2 и переключает их в рабочее состояние. А так как отсутствует сигнал записи в порт на входе 17, то шинные формирователи 1,2 и 28 находятся в режиме трансляции информации из устройства в параллельный интерфейс и из контроллера 27 - на адресный выход блока 3 соответственно. После выдачи сигнала РА контроллер 27 через выходы 34, 33 выдает код младшего байта адреса, а через выход 36 - код старшего байта адреса, который поступает на...

Номер патента: 1656545

Опубликовано: 15.06.1991

Авторы: Бураков, Игнатьев, Ионова, Крылова

МПК: G06F 13/00

Метки: информации, источника, приемника, сопряжения

...ивыдается на выход 23 устройства. Аналогичным образом происходит дальнейшее считывание информации из блока 9 памяти.По контрольным выходам записи 24 ичтения 25 ЭВМ и абонент ведут оперативный контроль за количеством свободныхячеек блока 9 памяти, что позволяет своевременно блокировать выдачу информационных слов на выход 14 и сигналов записина вход 13 устройства при заполнении блока 9 памяти, а также сигналов чтения на вход10 устройства при отсутствии информациив блоке 9 памяти,Если необходимо осуществить обменинформацией между ЭВМ и абонентом, когда сигналы записи и чтения расположены произвольно один относительно другого, т,е. могут и совпадать во времени, ЭВМ выдает сигнал "Параллельный режим" работы, В этом режиме включается...

Номер патента: 1656546

Опубликовано: 15.06.1991

Авторы: Галкин, Седашева, Тронин, Цирлин

МПК: G06F 13/00

Метки: каналом, связи, сопряжения, эвм

...выхода дешифратора 5 синхробайта, а в триггер 10 единица записана не будет, так как на выходе дешифратора 4 в случае синхробэйта появляется сигнал "0", т,е. появление синхробайта не вызовет сигнала прерывания на выходе 16 устройства.Этот сигнал, как и в предыдущем случае, появляется только при каждом правильном , байте, полученном после синхробайта.Пусть теперь в очередном байте, поступившем в регистр 1, имеется ошибка - несовпадение стартового или стоповых битов с заданными значениями (нулевым и единичными соответственно) или проверка не- четности, осуществляемая блоком 6, даст отрицательный результат. Тогда на выходе дешифратора 4 к моменту появления сигнала переполнения счетчика 7 сохранится сигнал "0", в результате чего триггер...

Номер патента: 1656547

Опубликовано: 15.06.1991

Авторы: Клейнер, Петров

МПК: G06F 13/00

Метки: блоку, двух, обращения, общему, памяти, процессоров

...через мультиплексор 13 и элемент ИЛИ 25 на вход разрешения блока 12 памяти, переводит его выходы из высокоимпедансного состояния в активное.Если процессор 10 осуществляет процедуру записи данных в блок 12 памяти, процессорный элемент 15 синхронно с выставкой информации на шинах АДформирует сигнал ДЗП 1, Сигнал ДЗП 1 через открытый мультиплексор 13 устанавливает потенциал "0" (режим записи) на управляющем входе блока 12 памяти, Этот же сигнал через элемент ИЛИ 25 поступает на вход разрешения блока 12 памяти.По окончании процедуры обмена первого процессора 10 с блоком 12 памяти изменение состояния сигнала ОБМ 1 из "0" в "1" сбросит триггер 1 в исходное состояние "0".При поступлении от второго процессора 11 сигнала ЗП 2 по окончании...

Номер патента: 1656548

Опубликовано: 15.06.1991

Автор: Друз

МПК: G06F 13/12, G06F 3/00

Метки: вывода, информации

...И 28, подготовленный к открыванию триггером 18, выдается на выход 36 устройства в виде сигнала "Конец передачи". При этом аналогично описанному 35 срабатывает триггер 29, обнуляется счетчик 33 и через элемент И 17 - счетчик 21, после чего триггер 29 устанавливается в нулевое положение, а счетчик 33 формирует импульс, который через элемент И 32 в виде сигнала 40 готовности устройства снова выдается на внешнее устройство, что свидетельствует о готовности к повторной выдаче данных или к загрузке нового массива.Шаговый режим вывода данных задается импульсным сигналом по входу 3 устройства, при этом срабатывает триггер 11, Предварительно сбрасывается режим непрерывной работы сигналом начальной установки по входу 2 устройства, триггер 10...

Номер патента: 1656549

Опубликовано: 15.06.1991

Авторы: Зайцева, Кривицкий, Кухарев, Шмерко

МПК: G06F 15/31, G06F 7/00

Метки: вычисления, данных, логических, многозначных, производных

...функции К-значных данных предыдущей матрицы, в устройство следует ввести размерность К" столбца или строки матрицы и произвести перезагрузку параметра т логической производной или логического интеграла, Это осуществляется между К "-м и (К "+1)-м тактами работы устройства, Ввод в устройство размерности К" столбца или строки новой матрицы К-значных данных и перезагрузка параметра т логической производной или логического интеграла осуществляются соответственно через второй и третий входы режима блока 4;, а на первый вход режима блока 4 при этом подается сигнал высокого логического уровня.По окончании ввода в устройство второй матрицы К-значных данных можно вводить третью матрицу К-значных данных и т,д.После обработки в устройстве всех...

Номер патента: 1656553

Опубликовано: 15.06.1991

Автор: Кудря

МПК: G06F 11/00, G06F 15/36

Метки: амплитудный, анализатор

...задатчиком адресов 4 адреса А число Ц поступает на входы б - 1 арифметического блока б, где к немудобавляется новое событие, т,е, +1. При этом ма выходах б - 5 первой группы арифметическо-. го блока 6 присутствует нулевая информация, которая запишется в блок 5 памяти поадресу Аь а на выходе 6 - 6 промежуточного заранее определенные числа совпадают.переноса арифметического блока 6 появит- Тестирование заканчивается, выходы данся сигнал .промежуточного переноса, кото- ных кодировки кодировщика 1 амплитудырцй через мельтиплексор 7 поступит на подключаются к входам данных задатчикавход 2 - 2 управления смещением адреса 5 адресов 4, Амплитудный анализатор готов кблока 2 формирования управляющих сигна- работе в основном режиме,...

Номер патента: 1656559

Опубликовано: 15.06.1991

Авторы: Осетров, Садовникова

МПК: G06F 15/16, G06F 15/347

Метки: матричный, мультиплексор-демультиплексор

...и является вторым входом-выходом "Информация принята один" мультиплексора-демультиплексора, третий вход-выход "Информация выдана два" которого соединен с третьим входом-выходом блока асинхронной передачи и с пятым входом блока управления дополнительного сдвигового регистра, шестой вход которого соединен с четвертым входом-выходом блока асинхронной передачи и является четвертым входом-выходом "Информация принята два" мультиплексора-демультиплексорэ. группа входов "Дешифрация закончена" которого соединена с группой входов индикатора дешифрации, выход которого соединен с первыми входами первого и второго элементов И, второй вход которого соединен с седьмыми входами блока управления сдвиговым регистром и блока. управления дополнительным...

Номер патента: 1658138

Опубликовано: 23.06.1991

Авторы: Дапин, Зенин, Матвеев, Поливода, Скворцов, Ярмухаметов

МПК: G06F 1/14

Метки: таймер

...И 58 поступает на вход первогоразряда регистра 66 состояния.Единичный сигнал с первого выхода дешифратора 67 состояния поступает на второй и шестой входы элемента И-ИЛИ 76,Нулевой сигнал с выхода второго разрядарегистра бб состояния поступает через преобразователь 6 на третий вход элемента ИИЛИ 76, При этом сигнал с выхода первоготриггера запроса группы 78 через элементИ-ИЛИ 76 поступает на информационныйвход триггера 54. Импульс с выхода 71распределителя 52 импульсов поступает навход разрешения записи триггера 54, в который записывается значение первого триггера запроса группы 78.Значение запроса на увеличение таймера с выхода триггера 54 через элемент И 59поступает на вход второго разряда регистра66 состояния.Затем импульс с выхода...

Номер патента: 1658139

Опубликовано: 23.06.1991

Авторы: Волынец, Гладко, Мельниченко, Чаюков

МПК: G06F 3/153

Метки: информации, лучевой, отображения, трубки, экране, электронно

...первом его выходе, гак как регистр 17 работает в режиме сдвига. Таким образом, формируется сигнал управления состоянием из блока 5. В третьем машинном такте на втором выходе регистра 17 также появляется гигнал логического "0", т.е формируется сигнал управления записи в контроллер 4 ЭЛТ, В следующем такте эти сигналы сбрасываются, Кроме того, счетчик 16 формирует следующий адрес обращения к блоку 5 памяти,Если текущий машинный цикл содержит три машинных такта, то описанный процесс повторяется сначала, Если текущий машинный цикл содержит четыре или пять машинных так гов и на третьем управляющем входе онтроллера 3 имеется активный сигнал, то в коайцем случае может сформироваться очереднои сигнал управления считыванием, однако сигнал записи...

Номер патента: 1658140

Опубликовано: 23.06.1991

Авторы: Перелука, Роговенко, Руденко, Скиданов, Сотников

МПК: G06F 3/153

Метки: видеосигнала, формирования

...в блоке 5 памяти, поадресам, определяемым совокупностьюзначений Хзу, определяющих адреса чтения блока 5 памяти, Элементы дискретизации иэображения -й строки развертки,считываясь из блока 5 памяти поступают вформирователь 6 видеосигнала для суммирования с телевизионным синхросигналом,На выходе формирователя б образуется телевизионный видеосигнал. При формировании М строк на экране индикаторавозникаег изображение геометрически преобразованное согласно параметрам преобразования, заданным в выражении (1),Запись в блок 5 памяти исходногоизображения в системе проективных однородных координат происходит по информационному входу устройства, по адресам,поступающим с адресных входов устройства через мультиплексор 4,Занесение информации в...

Номер патента: 1658141

Опубликовано: 23.06.1991

Автор: Мягков

МПК: G06F 5/00

Метки: ввода, информации

...больше периода частоты опроса генератора 1 Выходной сигнал интегратора 10 оценивается компараторами 11 и 12 путем сравнения с заданными пороговыми значениями. В исходном состоянии, когда ни один из датчиков не активизирован, триггер 13 находится в состоянии "0" и счетчик 18 вырабатывает последовательность адресов, согласно которым мультиплексор 8 осуществляет опрос датчиков блока 4, При этом сигнал на выходе интегратора 10 ниже уров. ня нижнего порога компарирования Ооп 1 На выходе первого 11 и второго 12 компара торов соответственно "1" и "0" в тот момент когда активизируется сгибатель пальца ру ки, сигнал на выходе интегратора 10 начм нает расти и при его переходе через уровень Оп 1 на выходах компараторов 11 и 12 при 165814150 30 35...

Номер патента: 1658142

Опубликовано: 23.06.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, пять, сумматор

...двоичный код числа (Х+У) тоб 5.Формула изобретения Сумматор по модулю пять, содержащий пять элементов ИЛИ, восемь элементов И, один элемент запрета, причем выход перво- го элемента ИЛИ соединен с выходом второго разряда устройства, а первый вход - с выходом первого элемента И, выход второго элемента ИЛИ соединен с выходом первого разряда устройства, а первый вход- с выходом первого элемента запрета, входы четвертого элемента ИЛИ соединены с выходами пятого элемента ИЛИ и пятого элемента И, первый вход которого соединенс выходом шестого элемента И, входы которого соединены с шиной первых разрядов слагаемых устройства, входы седьмого и восьмого элементов И соединены соответственно с шиной третьих и вторых разрядов 5 слагаемых...

Номер патента: 1658143

Опубликовано: 23.06.1991

Авторы: Теленков, Тимошкин

МПК: G06F 7/50

Метки: 5421, десятичный, коде, одноразрядный, сумматор

...разрядов5 10 15 20 25 30 35 40 45 50 55 слагаемых равно 5 (10 01 10), б (10 10 01), 1 (10 10 10) или 8-ми (Ез=1 Ез=.О), то срабатывает блок 5.Коррекция заключается е добавлении числа 3 (01 10 10) и значению суммы трех младших разрядов, Старшие разряды слагаемых ЬаЬа, саса поступают на входы сумматора 3 по модулю два и суммируются с учетом сигнала переноса в данный сумматор 1 а 1 а. Сигнал переноса 4 а формируется элементами И-НЕ б, ИЛИ-НЕ 1 в зависичости от состояний выходов переноса Ез, Ез, Ез, Ез сумматора 1 и корректирующего сумматора 2, Парафазный выход десятичного переноса принимает значение логической "1" (Е=-1, Е=О), когда оба старших разряда слагаемых равны "1", либо один из них равен "1", а значение суммы трех младших...

Номер патента: 1658144

Опубликовано: 23.06.1991

Авторы: Галкин, Ган, Коноплянко, Кулак

МПК: G06F 7/50

Метки: алгебраического, двоичных, накопительного, суммирования, чисел

...- отрицательна, тогда суммирование дает1,ХХХ. Х10 О,ХХХ,Х10,ХХХХс возникновением переполнения знаковогоразряда;15ж) поступающий операнд - отрицательное число, ранее накопленная сумма - отрицательна, тогда при суммировании1,ХХХХ20 1 ХХХ.Х1 Х,ХХХ.Х,переполнение знакового разряда происходит всегда независимо от знака полученного результата накопленной суммы,25Следовательно, переполнение знакового разряда накопленной суммы происходиттолько в трех случаях: д), е), ж), а значит,перенос в младший разряд накопленной30 сум.ы необходимо формировать когда;а) пришедший операнд - отрицательный, накопленная ранее сумма - положительна и результат положителен;б) пришедший операнд - положитель 35 ный, накопленная сумма - отрицательна, арезультат...

Номер патента: 1658145

Опубликовано: 23.06.1991

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...быстродействующих арифметическихустройств ЭВМ и спецпроцессоров,Цель изобретения - упрощение сумматора.На чертеже представлена схема четырехвходового одноразрядного сумматора.Сумматор содержит два элемента "Сложение по модулю два" 1 и 2, мажоритарныйэлемент (с порогом "2") 3, элемент И 4, четыре входа 5-8, выходы 9 суммы, выходы 10и 11 младшего и старшего переносов,Четырехвходовый одноразрядный сумматор работает следующим образом,На входы 5-8 подаются двоичные переменные х 1, х 2, хз, х 4 соответственно, На выходе 9 реализуется логическая функция"й " "Фсоответствующая сигйалу суммы, На выходе10 реализуется логическая функция11 х 1 х 2 хзх 4 Я 5 М 2 (х 1 х 2 хз х 4)соответствующая сигналу младшего переноса. На выходе 11 реализуется...

Номер патента: 1658146

Опубликовано: 23.06.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...какМ 1 Е 1, 22, , 2 г)- 1, Если 21 +22+" +2 г 1; О, если 21+22+ ., +2 г (1,где 2 р е(0, 1), Р" 1, 2, ., г и г, 5, Формула изобретения Устройство для подсчета числа единиц,содержащее пять элементов СЛОЖЕНИЕ 5 10 15 20 25 30 35 40 45 50 55 ПО МОДУЛЮ ДВА, два мажоритарных элемента, четыре элемента И, элемент И-НЕ и элемент ИЛИ-НЕ, причем с первого по четвертый входы устройства соединены с первого по четвертый входами первых мажоритарного элемента, элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемента ИНЕ, с пятого по восьмой входы устройства соединены с первого по четвертый входами вторых мажоритарного элемента и элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с первыми входами первого, второго и третьего элементов И и третьего...

Номер патента: 1658147

Опубликовано: 23.06.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...эа п тактов, В течение одного цикла в устройстве формируется частичное произведение множимого на один разряд множителя, а также осуществляется подсуммирование этого частичного произведения к ранее накопленной сумме частичных произведений.В каждом такте каждого цикла в блоке5 производится умножение разряда множимого, поступающего на его вход множимогос выхода 12 регистра 1, на разряд множителя, поступающий на его вход множителя свыхода 13 регистра 2, и подсуммирование кмладшему разряду получившегося при этомпроизведения старшего разряда произведения блока 5, сформированного в предыдущем такте и поступающего на его входпервого слагаемого с выхода 17 коммутатора 6, а также поступающего с выхода 19регистра 4 на его вход второго...

Номер патента: 1658148

Опубликовано: 23.06.1991

Автор: Фесенко

МПК: G06F 7/52

Метки: умножения

...количеству суммирующих групп основных 14 и дополнительных 15 сумматоров служат группы направляющих элементов ИЛИ 11, группы подключающих элементов И 12, группы подключающих элементов ИЛИ 13,При умножении следующей пары множимого А и множителя В в этом режиме работы устройства производится установка в единичное состояние разрядов и-разрядного регистра 8 множимого, и-разрядного регистра 9 множителя, фиксаторов 26 состояния формирующих элементов 10 и обнуление разрядов 2 и-разрядного регистра 20 результата.Если умножение следующей пары множимого А и множителя В необходимо выполнить в другом режиме работы устройства, то дополнительно производится обнуление ираэрядных кольцевых регистров 1 и 2 сдвига, установка в единичное состояние...

Номер патента: 1658149

Опубликовано: 23.06.1991

Авторы: Беликова, Дрозд, Полин

МПК: G06F 7/52

Метки: деления

...логической единицы с единичной шины,Со старших входов сумматора 3 (с (Г+1)- го по и-й выход) снимается код Х 1 частного, а с С младших выходов сумматора 3 снимается Г младших разрядоу кода Х 2 остатка от деления на константу 2 +1 при целочисленном делении. При значении остатка, меньшем Р, процесс вычисления завершается не более, чем эа пИ+1 тактов, промежуточный регистр 2 в последующих тактах подтверждает на выходах значение кода Х 1 частного, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, сравнивающий младший разряд кода Х 1 на соседних тактах. принимает нулевое значение, поступающее на выход 13 устройства в качестве старшего ф+1)-го разряда остатка Х 2, а также на вход элемента И-НЕ б, разрешающего единичным значениям прохождение ь младших разрядов...

Номер патента: 1658150

Опубликовано: 23.06.1991

Авторы: Вашкевич, Попов, Тишин

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...указанный импульс, проходя через открытый элемент И 39 поступает на третий выход коммутатора 10 и обеспечивает подсуммирование к содержимому накапливающего сумматоравычитателя 1 величины Н, поступающей с первого регистра 4 сдвига, В случае "обратного режима" сигнал с первого входа коммутатора 10 через открытый элемент И 38 поступает на второй выход коммутатора 10, обеспечивая режим вычитания величины Н, поступающей с первого регистра 4 сдвига из содержимого накапливающего сумматора 1, Если старший разряд величины во втором регистре 5 сдвига равен нулю, то второй, третий и четвертый элементы И 25-27 закрыты и указанные операции нв производятся.Импульс с пятого выхода регистра 35 сдвига через третий и четвертый элементы ИЛИ 18 и 19...