Патенты с меткой «процессоров»

Номер патента: 317064

Опубликовано: 01.01.1971

Авторы: Долкарт, Евдолюк, Каневский, Новик, Степанов

МПК: G06F 13/36, G06F 9/50

Метки: магистрали, общей, подключения, приоритетного, процессоров

...Кагкдый процессор имеет программно управляемый триггер приоритета 9, триггер управления срочностью обслуживания 10, триггер запроса обращения 11, триггер занятия магистрали 12, формирователь импульсов опроса 13, логические элементы 14 - 36 и транзисторы 36 - 41. Кроме того, все процессоры и модули ОЗУ связаны мсгкд, собой общими шинами ответ связи, ответ занятости, обращения к ОЗУ, номера Вызываемого ОЗУ (ном. ОЗУ) и информационной магистралью (ИМ).Все процессоры ооъсдппяются общей пт 11 пой опрос обращения, а каждый процессор имеет входную и выходную шипы импульса опроса, которые объединяют все процессоры д замкнутое кольцо распространения импульсов опрос.Схема работает слсдующпм образом.В процессоре с самым старшим приоритетсм...

Номер патента: 476566

Опубликовано: 05.07.1975

Авторы: Пуляев, Тихонов

МПК: G06F 13/00

Метки: запоминающему, подключения, приоритетного, процессоров, устройству

...исходном состоянии на выходах триггерапамяти запроса 1, триггера запроса 2, триггера разрешения 3, первого 4 и третьего 5 элементов И - низкий потенциал, ца выходе 5 второго элемента И 6 - высокий потенциал.От сигнала Запрос триггер памяти запроса устанавливается в едицичное состояние и через элемент И 5 устанавливает триггер запроса 2 в единичное состояние, при котором 20 через первый элемент И 4 устанавливаетсяна выходе триггера разрешения 3 высокий потенциал, а триггер памяти запроса 1 устанавливается в нулевое состояние. От заднего фронта тактового импульса генератора такто вых импульсов 7 при наличии высокого потенциала на выходе первого элемента И 4 триггер разрешения устанавливается в единичное состояние, разрешая обращение к...

Номер патента: 526881

Опубликовано: 30.08.1976

Авторы: Буряченко, Доля, Елисеев

МПК: G06F 3/04

Метки: ввода, вывода, каналами, процессоров, сопряжения

...внешнему устройству. В случае, если в памяти 9 нет признака занятости адресуемого внешнего устройства, инструкци из узла 6 пересылается на выход 21 и далее каналу, Полученный из канала по входу 17 код условия через узел 6 и узел 13 соответству 1 ощего блока 2, - 2 связи с процессором, приславшим инструкцию, передается на выход 26, и далее этому процессору.При необходимости чтения информации из центральнои оперативной памяти адрес ячейки с входа 20 поступает в регистр 3 адреса ячейки центральной оперативной памяти, а запрос с ьхода 18 поступает в узел 5 синхронизации и выдачи запроса обращения к центральной оперативной памяти.В зависимости от значения старших разрядов адреса ячейки этот адрес направляется на выходной регистр 10...

Номер патента: 570049

Опубликовано: 25.08.1977

Авторы: Жиров, Сердюкова, Шильяков

МПК: G06F 13/00, G06F 15/167

Метки: обмена, процессоров

...жеи Ю.регистр 2 адреса в процессор поступают со- и в операции +ПРЕ.общения из канала от других модулей сис- Таким образом обмен между програмтемы н процессор может сам себе пос- ми центрального процессора с помощьюлать сообщение. раммно-аппаратных средств (операционнБлок 3 обеспечивает правильную времен- система + аппаратура) упрощает ,орвув последовательность работы всех осталь- низацию вычислительной системы и увеиых блоков. чивает быстродействие системы. Так каТак как блок 3 соединен с узлом 5, то имеется возможность групповой обработна регистре 6 формируется сумма адреса то время реакции на сообщение сокрвацаначала массива дескрипторов и номера бу О в Х раз,фера, передаваемого с регистра 2 черезгде 1 - время реакции на одно...

Номер патента: 590746

Опубликовано: 30.01.1978

Авторы: Ананьев, Жиров, Ли, Смирнов, Чехлов, Шнитман

МПК: G06F 15/16

Метки: процессоров, связи

...формирования и передачи сообщениймежду процессорами, облегчит использованиедругих модулей многопроцессорной системы,а также увеличивает гибкость и надежностьвсей системы.Если же сооощение адресовано другомумодулю многопроцессорной системы, т, е, совпадения в схеме 3 не произошло, и, естестзенно, триггер 8 находится в нулевом состоянии, то узел 6 составляет сообщение нужного формата для передачи в канал через регистр 10, которое состоит из адреса отправителя, адреса абонента и адреса ячейки памяти, получаемых узлов 6 из регистров 2, 1и 4 соответственно.Далее коммутатор 12 передает сообщениемодулю-адресату. Устройство на входе последнего с помощью дешифратора 14 и регистра 13 анализирует адрес отправителя пришедшего сообщения....

Номер патента: 633022

Опубликовано: 15.11.1978

Авторы: Андрианов, Горбачев, Лупал, Торгашев, Шкиртиль

МПК: G06F 15/163

Метки: вычислительной, коммутации, многопроцессорной, процессоров, цифровой

...бпок 18 идентификации уровней команд межгрупповых связей.Выход регистра 1 идентификации адреса соединен с входом бпока 6 управ- пения,. второй выход которого подкпючен к входу этого же регистра. Выход внутригруппоаого регистра 2 связи соединен с первым входом регистре 5 зепро сов, с первым входом межгауппового регистра 3 связи и вторым входом бпока 6 управления. Выход мекгруппового регистра 3 связи соединен с первым вхо дом регистра 4 команд, третьим входом бпска 6 унраапения и вторым входом внутригруппсвого регистра 2 связи. Первый и второй выходы регистра 4 команд "оединень 1 п ответственчо с ервыд 1 вуодщвнутригруппового регистра 2 связи и с первым входом бпока 6 управпения. Первый и второй выходы регистра 5 запросов соединены...

Номер патента: 682898

Опубликовано: 30.08.1979

Авторы: Коминаров, Собакин

МПК: G06F 13/18, G06F 9/50

Метки: блоку, данных, обращения, общему, памяти, приоритетного, процессоров

...+ 1 + П 1 ах СХ (подкд И 11,12+ в(2) ГДЕ 1 доднл ВРЕМЯ ПОДКЛ 1 ОЧЕНИЯ ПРОЦЕССОров к шинам, связывающим его с ЗУ.Сигнал с выхода элемента 7 ИЛИ поступает на первый вход запускающего элемента 15 И, на втЬрой вход которого подается единичный сигнал с инверсного выхода счетчика 3, а на третий вход - единичный сигнал с выходного элемента 8 ИЛИ. В том случае, если четвертый вход запускающего элемента И открыт единичным сигналом, с нулевого выхода триггера 2, сигнал с выхода запускающего элемента И перебрасывает триггер 2 в состояние, при котором на его выходе появляется единичный сигнал, поступающий на выходную шину 27 запроса и далее на управляющий вход ЗУ. Сигнал с инверсного выхода триггера занятости блокирует возможность поступления от...

Номер патента: 734653

Опубликовано: 15.05.1980

Авторы: Бердников, Горбачев, Лупал, Никуличева, Смирнов, Торгашов

МПК: G06F 3/04

Метки: коммутатор, процессоров

...блока регистровой памяти идентификаторов. Если через данный коммутатор устанавливается новая связь между другими процессорами, то блоком идентификации уровней команд требуемого типа выбирается очередной свободный идентификатор. Вновь поступившие и выбранные идентификаторы запоминаются40 45е15 о2 зо эз 6указанным способом в других регистрах соответствующих блоков регистровой памяти идентификаторов, сохраняя зафиксированные ранее пары идентификаторов, благодаря чему не разрушаются существующие связи. Фиксируемые в модуле коммутации связи между процессорами должны быть организованы в виде таблицы пар идентификаторов, состоящей из двух столбцов, причем в одном столбце записывается идентификатор, сопровождающий информацию, идущую по...

Номер патента: 750472

Опубликовано: 23.07.1980

Автор: Хельвас

МПК: G06F 3/04

Метки: абонентами, внешними, процессоров, сопряжения

...элементы 28 и 29 И на шине 13 формируется управляющий сигнал Подключение, который через группы элементов 4 и 5 И подключает процессор к обшим шинам 19 и 20 обмена. При этом на них в первом цикле операции обмена из процессора выдается управляющее слово, а во втором - выдается (или принимается) информация. Во втором цикле операции обмена триггер 42 управления сбрасывается в нулевое состояние тактовым импульсом ТИ 1, снимается управляющий сигнал на шине 13 и процессор 1 отключается от шин 19 и 20.Если при выдаче изпроцессора управляющего слова информационные магистрали заняты процессором высшего уровня приоритета, то запрещаюшцм потенциалом по шине 21 на элементе 28 И блокируется формирование сигнала Подключение и через элементы 41 НЕ ц...

Номер патента: 789987

Опубликовано: 23.12.1980

Авторы: Запольский, Карпейчик, Пронин, Цесин

МПК: G06F 3/04

Метки: ввода, вывода, каналами, процессоров, сопряжения

...передача информации с третьего выхода предыдушего блока 1 связи через коммутатор 4 на третий вход последующего блока 1 связи.2. Обмен между процессором и группой каналов ввода-вывода, подключенной к блоку 1 связи другого процессора. Для переключения в такой режим работы управляющая системная программа, если ни один из процессоров системы не обменивается информацией с группой каналов ввода-вывода, подключенных к блоку 1 связи другого процессора, а также если нужная группа каналов не занята обменом информацией с соответствующим процессором, выдает команду одному из процессоров осуществить переключения в своем блоке 1 связи, а также в блоке 1 связи, к которому подключена нужная группа каналов, Для этого получивший команду процессор...

Номер патента: 883905

Опубликовано: 23.11.1981

Авторы: Бойкевич, Захаров

МПК: G06F 11/14, G06F 13/18, G06F 9/50 ...

Метки: обращения, общей, памяти, приоритетного, процессоров

...выбранному блоком 2. Все выходные сигналыблока 2 синхронизируются сигналом,поступающим в блок по шине 9 синхронизации. Процессор, получив сигналответа, подключается к магистрали,а также снимает свой запрос и послеэтого продолжает дальнейшее выполнение команды. Не получив сигнал ответа, что может произойти при неограниченно длительном состоянии занятости запрашиваемого модуля,процессор переходит в состояние зависания.Блок 4 передает полученный по шине 5 единичный сигнал занятостив инверсном виде на шину б. Крометого, блок 4 осуществляет сравнениедлительности сигнала,занятости сэталонным временем, которое задается расстоянием между двумя меткамивремени, поступающими в узел пошинам 12 и 13. Если длительность состояния занятости модуля...

Номер патента: 983714

Опубликовано: 23.12.1982

Авторы: Бердников, Горбачев, Смирнов, Торгашев

МПК: G06F 15/163

Метки: вычислительной, коммутации, многопроцессорной, многоуровневое, процессоров, системе

...шины во все модули 2 коммутации, подключенные к ней, обрабатывается в их блоках 3 управления. Одновременно с этим входные приоритетные коммутаторы 7 и 8 этих модулей обрабатывают служебную информацию, поступающую по линиям связи данного уровня (того же уровня, 4 О что и уровень информационных шин). В результате обработки этой информации входными приоритетными коммутаторами 7 и 8 определяется тот из модулей коммутаций, который выполняет 45 данную команду (например, команду поиска свободного процессора). Точно также и в случае необходимости выдачи команды на информационную шину сразу несколькими модулями 2, выход О ные приоритетные коммутаторы 9 и 10 этих модулей коммутации обрабатывают служебную информацию на линиях связи и определяют...

Номер патента: 991404

Опубликовано: 23.01.1983

Авторы: Горбачев, Сакун, Шейнин

МПК: G06F 3/04

Метки: процессоров, сопряжения

...для запоминания состояния маркеров, свидетельствующих о наличии логических каналов связи с определенными идентификаторами, ведущих к процессорам с определенными индексами. Разрядность регистО, П ров 17 и 18 маршрутизации равна 2 2 где и - разрядность двоичного кода идентификатора, в - разрядность дво9914 9первого и второго коммутаторов 23 и 24 маркеров являются выходами одноименных блоков 11 и 12 выбора маршрутов, которые обеспечивают воэможность передачи сообщений по логическим каналам связи только в тех направлениях, в которых находятся процессорычполучатели этих сообщении.Блок 4 управления (фиг. 2) представляет собой микроконтролер управления, в котором регистр 25 адресамикрокоманд предназначен для запоминания адреса следующей...

Номер патента: 1012232

Опубликовано: 15.04.1983

Авторы: Белявский, Глушков, Иваськив

МПК: G06F 3/04

Метки: вычислительной, коммутации, многопроцессорной, многоуровневое, процессоров, системе

...ИЛИ 69, шины96 и 97, соединяющие выход линии 75задержки соответственно с вторым5 входом элемента ИЛИ 69 и входомэлемента задержки 76, шины 98 и 99,соединяющие выход линии 76 задержкис первыми входами элементов ИЛИ 67и 68 соответственно.Работа предлагаемого многоуровневого устройства для коммутации процессоров в многопроцессорной вычислительной системе состоит в обеспечении взаимодействия процессоровпри решении одной задачи допускающей распараллеливание процесса вычисленийлибо некоторого множествазадач. Взаимодействие реализуетсяпод действием специальной операционной системы. В результате ее ра 20 боты процессоры, входящие в составсистемы, объединяются в группы,структуры которых отвечают структуре данных и операторов класса решаемых...

Номер патента: 1013937

Опубликовано: 23.04.1983

Авторы: Белявский, Глушков, Иваськив

МПК: G06F 3/04

Метки: вычислительной, коммутации, многопроцессорной, многоуровневое, процессоров, системе

...задержки и с первым входом элемента ИЛИ 64 соответственно, шины 80-.81, соединяющие выход элемента 70 задержки соответственно со входом элемента 72 задержки и 35 первым входом элемента ИЛИ 65, шины 82 и 83, соединяющие выход элемента И 59 со вторым входом элемента ИЛИ 64 и входом элемента 71 задержки соответственно, шины 84 и 85, соединя ющие выход элемента 71 задержки со входом элемента 73,задержки и вторым входом элемента ИЛИ 65, шину 86, соединяющую выход элемента ИЛИ 64 со входом регистра 63 кода опера ции, шину 87, соединяющую выход элемента 72 задержки с первым входом элемента ИЛИ 66, шину 88, соединяющую выходы элемента,73 задержки со вторым входом элемента ИЛИ 66, шину 89, соединяющую выход элемента И 62, со входом элемента ИЛИ...

Номер патента: 1015367

Опубликовано: 30.04.1983

Авторы: Белявский, Глушков, Иваськив

МПК: G06F 3/04

Метки: вычислительной, коммутации, многопроцессорной, многоуровневое, процессоров, системе

...61, шины 77 и 78,соединяющие выход элемента И 57 свходом элемента 69 задержки и первым входом элемента ИЛИ 63 соответственно, шины 79 и 80, соединяющиевыход элемента 69 задержки соответственно с входом элемента 71 задержки и первым входом элемента ИЛИ 64, шины 81 и 82, соединяющие выходэлемента И 58 с вторым входом элемента ИЛИ 63 и входом элемента 70 задеРжки, шинь 83 и 84, соединяющие выход элемента 70 задержки с входомэлемента 72 задержки и вторым входом элемента ИЛИ 64, шину 85, соединяющую выход элемента ИЛИ 63 с входомрегистра 62 кода операций, шину 86,соединяющую выход элемента 71 задержки с первым входом элемента ИЛИ 65, шину 87, соединяющую выходы элемента 72 задержки с вторым входом элемента ИЛИ 65, шину 88, соединяющую выход...

Номер патента: 1053097

Опубликовано: 07.11.1983

Автор: Сифаров

МПК: G06F 3/04

Метки: процессоров, сопряжения

...цикла, второйвход четвертого элемента ИЛИ и первый вход пятого элемента ИЛИ являются третьим входом блока, вторыевходы третьего и пятого элементовИЛИ .и первый вход триггера направления передачи являются четвертымвходом блока, выход пятого элементаИЛИ соединен с первым входом триггера разрешения обмена, второй вход .которого и второй вход триггера направления передачи соединены с вы, ходом третьего счетчика, группавыходов дешифратора состояния является группой разрешающих выходовблока, первый и второй выходи де- . 65 шифратора состояния,. выходы третьего и четвертого элементов ИЛИ являются соответственно первым, вторымтретьим и четвертым выходами блока.На фиг. 1 представлена структурная схема устройства; на Фиг. 2 -структурная схема...

Номер патента: 1116434

Опубликовано: 30.09.1984

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессоров, фурье

...устройства 4,( 1 = 1,28), регистры порядка (входных отсчетов) 5.1 .( 1 = 1,28),входныерегистры 6. 1 (1 = 1,28), регистры 7-17, регистры 18.0-31.Р(Р = 1,2,3,4), регистр 32, выходные регистры 33; ( л = 1,28)блоки постоянной памяти 34-37, вычитатель порядков 38, вычитатели 39.1и сумматоры 40.0 по Р-му модулю Риспользуемой непозиционной системысчисления ( 6 = 1, 2, 3, 4), е умма торпорядков 41, преобразователь 42 двоичного кода в модулярньй, умножитель 43 комплексных чисел в непозиционном коде и преобразователь 44модулярного.кода в двоичный.Индексы номеров. регистров 18 Я "31.1 и сумматоров и вычитателей39., 40.1 ( = 1,2,3,4) совпадаютс порядковыми номерами модулей,связанных с этими блоками,Разрядность регистров, номеракоторых...

Номер патента: 1179364

Опубликовано: 15.09.1985

Авторы: Вишневецкий, Курносов, Рудницкий, Сергеев, Теслюк

МПК: G06F 15/163

Метки: вычислительной, однородной, процессоров, системе, сопряжения

...11 ) 11, то выбирается направление "Вверх" (ситуация 2-В 1),На первых пяти выходах шифратора21 устанавливается код 01000(" Вверх" ),- если- ; , т.е. процессор-адресат находится. ниже устройства-приемника (ситуация 2-В 2),На первых пяти выходах шифратора21 устанавливается код 00010(" Вниз" );- если занято основное направление по столбцу, предусмотрены дваобходных: на один столбец "Влево",на один столбец "Вправо".На 6-15 выходах шифратора 21устанавливается код 10000 00100(" Влево", "Вправо" ) .3. Поля адресов процессора-адресата и устройства-приемника не сов.падают. В этом случае направлениевыбирается по методу наименьшихквадратов. В данном варианте возможны следующие ситуации:ситуация 3-А 1 (аналогична ситуации 2-А 1), 1 11 1 т,е....

Номер патента: 1187174

Опубликовано: 23.10.1985

Авторы: Гвинепадзе, Горбачев, Королев, Мыскин, Страхов, Торгашев

МПК: G06F 15/177

Метки: вычислительной, коммутации, многопроцессорной, многоуровневое, процессоров, системе

...результата, О -логическая операция ИСКЛЮЧАЮЩЕЕ ИЛИ, Л- логическая операция И, + - арифметическая операция "сложение", Х - значение не определено, 0 и 1 - двоичные значения сигналов -- инвер 1Фсное значение сигнала. Используется следующий алгоритм работы вычислительного модуля 1 с модулем 2 коммутации для передачи информации по шинам 21 связи. В случае нехватки собственных ресурсов вычислительный модуль 1 из режима вычислений переходит в режим обмена й формирует пакет с помощью микропрограммы в памяти 66 микропрограмм и арифметико-логического блока 73, и через регистр 69 аккумулятор записывает его в оперативную память 72. Вычислительный модуль 1 источник с помощью микропрограммы устанавливает сигнал на выходе 79 режима на вывод. Он...

Номер патента: 1188747

Опубликовано: 30.10.1985

Авторы: Митьковский, Молоков

МПК: G06F 13/18

Метки: мультипроцессорной, процессоров, системе, сопряжения

...запрещающий уровень выходного сигнала приоритета общей магистрали на выходе 45 и нулевые уровни сигналов на своих втором и третьем выходах. Сигнал на третьем выходе блока 43 формируется для передачи в общую магистраль информации адреса и данных. Сигнал на втором выходе блока 43 формируется для передачи в общую магистраль информации на шины 6 - 9 ко 5 10 15 20 25 30 35 40 45 50 55 манд, поэтому нулевой уровень этого сигнала формируется позже, а при снятии требования доступа к магистрали снимается раньше, чем нулевой уровень сигнала на третьем выходе.Для более полного представления работы предлагаемого устройства рассмотрим работу блока 43 фиксации направления обмена.В исходном состоянии на вход 77 требования доступа блока фиксации...

Номер патента: 1193682

Опубликовано: 23.11.1985

Авторы: Евченко, Жуковский, Твердохлебов

МПК: G06F 15/17

Метки: процессоров, связи

...обмена5информацией между ними.Импульс захвата одновременно,поступает через второй 1 О и пятый13 элементы ИЛИ на вход установкитриггера 19, который, переключившись, 10подает в регистр 6 состояния признакзанятости блока 3 памяти, которыйсохраняется вплоть до окончания обмена информацией между процессором 1и блоком 3 памяти. По окончании обмена процессор 1 посылает в блок8 код, по которому на первом выходевторой группы его выходов формируется импульс освобождения памяти, поступающий на вход сброса триггера 20,который, переключившись, отключаетпри помощи коммутатора 21 блок 31памяти от канала 2, процессора 1Одновременно импульс освобожденияпамяти поступает через третий 11 и 25шестой 18 элементы ИЛИ на вход сброса триггера 19 признака...

Номер патента: 1211747

Опубликовано: 15.02.1986

Авторы: Горбачев, Сакун

МПК: G06F 15/16

Метки: вычислительной, многопроцессорной, процессоров, системе, сопряжения

...противном случае выход буферного усилителя 7 находится в третьем состоянии (высокого импеданса).Мультиплексор 8 запросов обеспечивает выбор одного из сигналов запроса на установление сеанса связи, йоступивших на один из Х его внешних вхсщов, в соответствии с управляющей информацией на своем управляющем входе. Выход мультиплексора 8 запроса подключен к первому выходу35 прерывания устройства и к первому входу счетчика 12 каналов. Мультиплексор 9 сопровождения предназначен для выбора одного из входов 40 сопровождения; соединенного с тем смежным устройством, с которым установлен сеанс связи и от которого принимается информация. Выход мультиплексора 9 сопровождения соединен с вторым выходом 36 прерывания устройства.Входной мультиплексор 10...

Номер патента: 1213474

Опубликовано: 23.02.1986

Автор: Березкин

МПК: G06F 13/00, G06F 15/16

Метки: блоков, коммутации, многоуровневой, памяти, процессоров

...в устройстве3 пути передачи информации удерживаются при наличии на соответствующемвходе единичного сигнала запроса,после снятия которого элементы устройства 3 освобождаются для постро=ения очередного пути для связи про -цессора с блоком памяти,Матричные коммутаторы -го уровня (группы) коммутации модулей коммутации запросов и модулей коммутацииданных связаны своими выходами с вхо"дами матричных коммутаторов (К )-гоуровня (группы) коммутации того же модуля по прпщипу двоичного дерева, При этом обеспечивается полнодоступная связь на первом уровне коммутации между парой входов (четным и нечетнымвходами) и парой выходов каждого матричного коммутатора первого уровня.На втором уровне между четверкой10 входов и четверкой выходов двух мат -ричных...

Номер патента: 1231508

Опубликовано: 15.05.1986

Авторы: Головин, Денищенко, Ерзаков, Черепьяная

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...второй группы 27, 28, с выходов которых по31508 6 5 10 15 20 30 35 40 15 50 55 В 12 ступают на информационные входы второго узла 34 приоритета. Аналогично поступают заявки на считывание сообщений иэ ОЗУ 3 на информационные входы первого узла 33 приоритета с выходов признаков ненулевого состояния счетчиков 31, 32 заявок и на информационные входы третьего узла 35 приоритета с выходов признаков переполнения счетчиков 31, 32 заявок. С помощью трех узлов 33-35 приоритета определяется заявка., которую необходимо обслужить в данный момент. Если обслуживается заявка на запись, сообщения в ОЗУ 3, то на одном из выходов второго узла 34 вырабатывается сигнал логической "1", по которому Формируется требование прерыва.ния в соответствующую...

Номер патента: 1242977

Опубликовано: 07.07.1986

Авторы: Комаров, Коновалов

МПК: G06F 15/163

Метки: коммутации, процессоров

...данных и выходам Ц мультиплексоров адреса и управления соответственно, вход-выход данных -го процессора системы подключен ченез,-ю шину данных к вторым двунаправленным информационным входам- выходам коммутаторов данных 1-Й строки матрицы и к информационному входу-выходу И+2 блока оперативной 1-й строки матрицы, входы адреса и разрядов управления записью/считыванием 1-го процессора системы соединены с первыми информационными входами мультиплексоров адреса и управления 1-й строки матрицы соответственно и с адресным входом и входом управления записью считывания И+2-го блока оперативной памяти -й строки матрицы соответственно, третий двунаправленный информационный вход- выход Ц коммутатора данных ( - 1 И) соединен с третьими...

Номер патента: 1249524

Опубликовано: 07.08.1986

Автор: Горбачев

МПК: G06F 15/163

Метки: коммутации, многоуровневая, модульная, процессоров

...блок 5,- шина 68 передачи кодов свободных идентификаторов, соединяющая вход-выход приоритетного блока 9со входом-выходом операционного блока 5 и обеспечивающая передачу двоичных кодов выделенных.идентификаторов в операционный блок 5;5- шина 69 передачи входной информации, соединяющая входы-выходы блоков 10 ввода-вывода со входом-выходом операционного блока 5 и обеспечивающая передачу в операционный 1 О блок 5 входной информации, полученной блоком 10 извне.Блок 6 памяти обеспечивает хранение программ и данных, в том числе и буферируемьк данных, принятых из вне.Блоки 7 хранения идентификаторов обеспечивают запоминание идентификаторов, которые используются при передаче по установленным ранее логи О ческим каналам связи через данный...

Номер патента: 1249525

Опубликовано: 07.08.1986

Авторы: Нерославский, Охинченко, Скверчинский, Тихонов

МПК: G06F 13/36, G06F 15/16

Метки: вычислительных, процессоров, сетях, сопряжения

...и соблюденииочередности передавать сообщение.В случае,еслипредыдущее в очереди устройство не отправило свое сообщение, счетчик 16, на счетный вход которого поступают тактовые импульсы с выхода генератора 14 импульсов, через фиксированный интервал времени дТ формирует сигнал, увеличивающий содержимое счетчика 17 на единицу, тем самым предоставляя возможность отправить сообщение следую 12 Ы 25щему в очереди устройству. Если же рдвляемого шинного формирователя янпредыдущее в очереди устройство отпра- ляется входом - выходом связи с общей вило свое сообщение,то с выхода раздели- шиной устройства, выход входного усителя 6 сигналон поступает сигнал, лителя соединен с входом установкисбрасывающий счетчик 16, который в 5 второго триггера, с...

Номер патента: 1254495

Опубликовано: 30.08.1986

Авторы: Михнов, Петров, Степанов, Шаляпин

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...необходимую АП 2 для обработки операций и обмена в ВПП (фиг. 18); начальные адреса входных данных, начальные адреса выходных данных, код операции, номер АП, длину обрабатываемого слова (например, в байтах), длину результата. Запись производится под управлением ЦП 1, причем таким образом, что имеет место взаимооднозначное соответствие между дескриптором (меткой) к-ой подпрограммы, помещаемой в к-й регистр 60 АЗУ 58, и содержимым к-той ячейки ОЗУ 53, Изменяя определенным образом разрядность полей ОЗУ 53, а также объем АЗУ 58, можно получить как требуемое количество аппаратно-реализуемых функций и АП 2, включаемых в ИПС, так и необходимую длину обрабатываемого слова.Запись в к-й регистр 60 и к-тую ячейку ОЗУ 53 производится следующим...

Номер патента: 1257650

Опубликовано: 15.09.1986

Авторы: Волосевич, Корбашов, Сборовский, Хлюпин

МПК: G06F 13/00

Метки: внешними, обмена, процессоров, сопряжения, устройствами

...между многими ВУ, Когда в подканал принимается последнее слово массива, из ВУ поступает соответствующий признак и.после передачи этого слова в процес125 7650 О 3сор обмена микропрограмма узла 29этого подкайала останавливается.Программное управление обменомобуСлавливается заданием и изменением набора внешних .устройств (пос.редством передачи содержимого регистра готовности программы) в процессеобмена с внешними устройствами,Режим самопроверки вычислительнойсистемы.Работа в данном режиме производится на фоне работы одного иэ процессОров (проверяемого) в основном режиме и осуществляется следующим образом,Второй процессор обмена работаетв режиме имитации работы ВУ, Приэтом во втором процессоре обменавключается программа имитации работыВУ,...