Устройство для отображения информации на экране электронно лучевой трубки

СОЮЗ СОВЕ ГСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9 А 3/153 5 6 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИЗОБРЕТЕНИЯ К АВТО МУ СВИДЕТЕЛЬСТВУ ескии институт льниченко, Е,К,для бытовой перопроцессорные МЗ, с, 60 - 70, во СССР 3, 1987.ОТОБРАЖЕНИЯАНЕ ЭЛЕКТРОН 00 6 д г.(54) УСТРОЙСТВО ДЛЯИНФОРМАЦИИ НА ЭКРНО-ЛУЧЕВОЙ ТРУБКИ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации иэ ЭВМ, Цель изобретения - повышение быстродействия устройства, Цель достигается введением триггера 8, инвертора 9, первого 10 и второго 11 элементов ИЛИ и соответствующих функциональных связей, а также исполнением контроллера 3 прямого доступа к памяти, Изобретение позволяет исключить простой микропроцессора, входящего в блок 1 управления, если для построения устройства отображения используется контроллер ЭЛТ, требующий режима прямого доступа к памяти. 1 з,п, ф-лы, 2 ил.Изобретение относится к автоматике и вычислительной технике и лзожет быть использовано для вывода информации иэ ЭВМ.Цель изобретенияповышение быстродействия устройства.На фиг. 1 приведена структурная схема устройства; на фиг, 2 - структурная схема контроллера прямого доступа к памяти,Устройство содержит блок 1 управления, первый блок 2 памяти, контроллер 3 прямого доступа к памяти, контроллер 4 электронно-лучевой трубки (ЭЛТ), второй блок 5 памяти, шинный формирователь 6, дешифратор 7, триггер 8, инвертор 9, первый 10 и второй 11 элементы ИЛИ, элемент И - НЕ 12, первую 13 и вторуго 14 системные шины и выходы 15.Контроллер 3 прямого доступа к памя ги содержит счетчик 16, регистр 17 сдвига, эле мент И - НЕ 18 и шинный формирователь 19,Блок 1 управления может бьц ь реализован на базе микропроцессора К 58 ОВМВО, а в качестве контроллера 4 ЭЛТ может быть использована микросхема К 580 ВГ 75,Устройство работает следующим образом,В начале каждого машинного цикла работы блока 1 управления формируется сигнал синхронизации на втором его выходе который поступает на инвертор 9, в результате чего на второй вход первоо элемента ИЛИ 10 поступает логический "0". Го срезу сигнала с первого выхода блока 1, который поступает на первый вход первого элемента ИЛИ 10, с выхода первого элемента ИЛИ 10 сигнал логического "0" через второй элемент ИЛИ 11 поступает на вход сброса триггера 8, в результате чего сигнал логического "0" с первого выхода триггера 8 поступает на первый вход первого элемента И - НЕ 12 запрещая формирование режима прямого доступа к памяти, и на управляющий вход шинного формирователя 6, который соединяет первую 13 и вторую 14 системные шины. Одновременно с этим сигнал логической "1" с второго выхода триггера Я поступает на второй управляющий вход шинного формирователя 19, в результате чего выходы контроллера 3 переводятся в высокоимпедансное состояние, Кроме того, логическая "1" поступает на первыи вход второго элемента ИЛИ 11, снимая сигнал сброса на входе триггера 8. Если в текущем машинном цикле блок 1 обращается к блоку 5 памяти или контроллеру 4, то на выходе дешифратора 7 формируется сигнал логического "О", который по фронту сигнала с первого выхода блока 1 во втором машиннол такте устанавливает на первом выходе триг 5 10 15 20 25 30 35 40 45 50 55 гера 8 сигнал логического "0", т,е. состояние устройства остается прежним, и блок 1 может произвести обращение к блоку 5 или контроллеру 4. В противном случае на первом выходе триггера 8 устанавливается сигнал логической "1", который поступает на цервь:й вход элемента И-НЕ 12, разрешая прохождение сигнала с второго выхода контроллера 4 ЭЛТ на третий управляющий вход контроллера 3 и на управляющий вход шинного формирователя 6, который разъединяет первую 13 и вторую 14 системные шины, Сигнал логического "0" с второго выхода триггера 8 поступает на второй управляющий вход контроллера 3, подключая его выходы к второй системной шине 14 Таким образом, в этом случае возможна параллельная работа блока 1 микропроцессора по первой гистемной шине 13 и режим прямого доступа к памяти для обслуживания контроллера 4 ЭЛТ по второй системной шине 14,Режим прямого доступа к памяти осущесгвляется следующим образом,По фронту сигнала с первого выхода блока 1 во втором машинном такте на вторук; системную шину 14 подаются сигналы адреса контроллера 3, ко 1 орые адресуют ячейку блока 5 памяти, Если к моменту среза си нала с первого выхода блока 1 во втором машинном такте контроллер 4 подаег сигнал запроса прямого доступа с второго своего выхода, сигнал логического "0", который поступает при этол на первый информаци. оцный вход регистра 17 сдвига. появляется на первом его выходе, гак как регистр 17 работает в режиме сдвига. Таким образом, формируется сигнал управления состоянием из блока 5. В третьем машинном такте на втором выходе регистра 17 также появляется гигнал логического "0", т.е формируется сигнал управления записи в контроллер 4 ЭЛТ, В следующем такте эти сигналы сбрасываются, Кроме того, счетчик 16 формирует следующий адрес обращения к блоку 5 памяти,Если текущий машинный цикл содержит три машинных такта, то описанный процесс повторяется сначала, Если текущий машинный цикл содержит четыре или пять машинных так гов и на третьем управляющем входе онтроллера 3 имеется активный сигнал, то в коайцем случае может сформироваться очереднои сигнал управления считыванием, однако сигнал записи и следующии адрес не формируются, погкольку регистр 17 устанавливается в режим параллельной записи, т.е. на управляющий вход регистра 17 через элемент И- НЕ 18 поступает сигнал логического "0", 1658139Процесс регенерации изображения на экране ЭЛТ достигается тем, что в конце отображения кадра контроллер 4 формирует сигнал гашения кадра на первом выходе, который по управляющему входу счетчика 16 записывает на его выходы сигналы логических "0" с информационного входа, в результате чего устанавливается адрес начальной ячейки блока 5 памяти.Предлагаемое устройство для отображения на экране ЭЛТ позволяет полностью исключить простои микропроцессора, входящего в блок 1 управления при использовании контроллера ЭЛТ, который требует режим прямого доступа к памяти. Таким образом, существенно повышается быстродействие устройства, вследствие чего оно может быть использовано для работы в реальном масштабе времени.Формула изобретения 1, Устройство для отображения информации на экране электронно-лучевой 1 рубки (ЭЛТ), содержащее первый и второй блоки памяти, дешифратор, триггер, шинный формирователь контроллер прямого доступа к памяти, контроллер ЭЛТ, элемент И-НЕ, блок управления, входы-выходы коТорого подклочены к первой си темой шине, первый выход 1 риггернОд:ч. чен г первому входу элемента И- Ри т ц,нл 1,О щему входу шинного форми нлелч, л;,рвые информационны влад:,-выкдль которого подключень, к первой гис 1 емлтШИНЕ, ВЫХОД КОНтРОЛЛЕРа ПРЯГ:,Ог, , . т 1, ЛЛ к памяти соединен с управляюнрл 1.гд м КОНтрОЛЛЕра ЭЛТ, ПЕрНЫй НЫ.Од К лората соединен с первым управляош :Одо.", КОНтРОЛЛЕРа ПРЯМОГО ДОСтУПа К . г,;., Е ходы группы которого саедилснфнкап. СИСТЕМНОЙ ШИНОЙ, ВХОДЫ-Н фх)Д лЕЛБС( а И второго блоков памяти соединены:Оотне ственно с первой и второй сиСтт м ы.1:; Ши нами, входы-выходы ко трпллера ЭЛТ соединены с второй системной шингг 1, во РЫЕ ИНфОРМаЦИОННЫЕ ВХОДЫ-ВЫ:кОДЫ ШИ, ного формирователя подключенлы:. к второй системной шине, информационный вход дешифраторг гоединен г лпной г. с темной шиной, вьходы группы н:роччера ЭЛТ являются выходэми угтпайства о т л и ч а ю щ е е с я тем, что, с цальк ланышенп-. быстродействия устройства, Она -пдт;,и инвертор, первый и втпрои лене тн ,И первый выход блока управления подключенк первому входу первого элемента ИЛИ итактовыми входами триггера и контроллерапрямого доступа к памяти, второй управля 5 ющий вход которого подключен к второмувыходу триггера, соединенному с первымвходом второго элемента ИЛИ, выход которого подключен к входу сброса триггера,информационный вход которого соединен с10 выходом дешифратора, второй выход блокамикропроцессора соединен с входом инвертора, выход которого подключен к второмувходу первого элемента ИЛИ и входу сбросаконтроллера прямого доступа к памяти, тре 15 тий управляющий вход которого соединен свыходом элемента И-НЕ, второй вход которого соединен с вторым выходом контроллера ЭЛТ, выход первого элемента ИЛИсоединен с вторым входом второго элемен 20 та ИЛИ, первый и второй информационныевходы контроллера прямого доступа к памяти являются входами сигналов "Лог 0", и"ЛО, 1" соответственно,2 Устройсво по и 1, от л и ч а ю щее 25 с я тем что контроллер прямою доступа кпамяти содержит элемент И-НЕ, регистрсдвига, счетчи, шинный формирователь,выходы коороа яв-кпся вы тдами группы контроллера. информационные входы.0 тп ты шинного формироглтеля подл, юче, ь, к, ныкодч с:н тчилэ инфармациачный ирднляющл и входы ко 1 драго я;,ляктсятнр Ь МИ ИпфарМгцИОННЫЛ И УЛрННЛяЮгцИМНЛ:ДаМИ КОНтРОЧЧЕРа ГоатНЕтетвЕННО, ПЕРо тый векод регигтра сднитч соединенный сггрянем пнфапм:.цлонным вкгцм шичнотоформирователя, является выходам л н 1 ролл;ра второй выход регистра сдни а соеди":н: 1 актовьм входом г етчика первымчГ входам элеме гта И-НЕ и втгрым информационным входам шинного Фарк 1 ирователя,управ яющий вход ко 1 ораго яглчется вторым управляющим в;одам качтрочлера.ПЕРВЫЙ ИНфоРМаЦИОННЫЙ ВХОД РсгИСтоа15 снига являетгя третьим управля Ощим входом контрочлера второи и третил информационный входы регистра сдвига являютсявторым информационным н о,-,а,1 л. нтраллера, тактовый вход регистра сдвига чнчяется50 тактовым входом контроллера управляющийнкод ргистра сдвига соединен с выкодом:люмен-э И - НЕ второй нхад котора а ячляетья входом сброса контроллера1658139 Составитель А,Коробов.Техред М,Моргентал Редактор Н.Гунько Корректор С,Черни Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 1713 Тираж 416 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж, Раушская наб,. 4/5