G06F 15/347 — G06F 15/347

Номер патента: 1619254

Опубликовано: 07.01.1991

Авторы: Вышинский, Ледянкин

МПК: G06F 15/347, G06F 7/52

Метки: векторов, скалярный, умножитель

...его в дополнитсльньй соответственно. При этом все нули младших разрядов и первую единицу коммутируют с первого информационного входа узла преобразования кода на его второй выход, который является вторым выходом блока 1 ввода, в прямом коде, а следующие биты числа - в инверсном коде. Это происходит потому, что первая единица младчего разряда установит ЕК в тригг по входу синхронизации в "1", а следующие старшие биты числа Ъ, коммутируют на цепи первый инйормационнь вход узла преобразоваия кода - второй элемент НЕ - вторая схема 2 И второго элемента 2 ИИИЛИ - второи выход элемент б ввода.Знак множимого, равный Яд=О (если аъ О) и равный Я =1 (если а,(0), которнй определяет потенциал на первом выходе узла 13 преобразования кода, определяет...

Номер патента: 1619303

Опубликовано: 07.01.1991

Авторы: Василькевич, Яцимирский

МПК: G06F 15/347

Метки: вычисления, двумерной, свертки

...- задержанная на такт сумма с, на вы- .ходе регистра 14 - задержанный натакт отсчет Ь ,, на выходе регистра 15 - задержанный на два такта от.счет Ь;1-1В такте (И 12) на выходе сумматора 3 появляется сумма с 1+ =Ь 1+1 + Ь, . на выходе реитра 12 " за держанная на такт сумма с , на выходе регистра 13 - задержанная на два такта сумма с, на выходе регистра 15 - задержанный на два такта отсчет Ь; , а на выходе сумматора 15.появ 1,1ляется сумма й.; = Ь:,+ Ь,+, .В .такте (М+ +3) на выходе сумматора 4 формируется сумма с 1 +с 1 И - Ь,1-+ ЬН 4,-1 Ь 1-11 Ь 1+1,)М на выходе сумматора 6 формируется сумма с + Й 1 = Ъ + Ь .+ + Ь,1+ Ь 1+ на выходе регистра5 1616 появляется задержанный на три такта отсчет Ь,1В такте (М+ +4) на выходе умножителя 9...

Номер патента: 1619304

Опубликовано: 07.01.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...Ь, на вход 3 устройства - элемент с(. При этом в вычислительиом модуле 51 формируется значение с; =с и + аЬя( (ог которое подается на вход регистра 14.На седьмом такте на вход 1 устройства подается элемент а 12, на вход 2 устроиства - элемент с . При этом(о)с о о тв е т ст вующие элементы а ,, Ь 1и сзаписываются в соо тв ет ствующие регистры вычислительных модулей 5 1 и 5 2 (фиг . 5 ) , в вычислительном модуле 5 2 формируется значение с (г == с, + а 1 Ь 1 .Н а восьмом .такте на вход 3 устр ойс тва подается элемент с в вы 12 1 числительном модуле 52 формируется значение с = с + а 2 Ь 2, .Р)На девятом, такте на вход 1 устройства подается элемент ав вычислительном модуле 5 формируется значение(г+1)+1.+2 п -2 п й- (и+1) 3-п 1 с+2 п +и+1;...

Номер патента: 1619305

Опубликовано: 07.01.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...потока. элементов а 1,и Ь), в моменты времени в соответствии с выражениями (1) и организация выходного потока элементов с"1)в соответствии с выражением (2).При описании работы устройствав обозначении а- индекс 1 в скобках указывает номер рекуррентногошага, а в обозначении а) - индекс 1без скобок указывает номер тактаработы устройства.На управляющий вход 3 устройства, начиная с первого такта, подается последовательно и нулевых разрядов, а затем последовательнои(и) единичных разрядов.Рассмотрим работу устройства дляи.= 2 (фиг.2).На первом такте на входы 2 и 3.подаются соответственно элемент Ьги нулевой разряд. При этом в вычислительном модуле 5, в регистр 12 записывается элемент Ь.1,На втором такте на входы 1-3 подаются соответственно...

Номер патента: 1644160

Опубликовано: 23.04.1991

Авторы: Косьянчук, Лиходед, Мостовой, Соболевский, Якуш

МПК: G06F 15/324, G06F 15/347

Метки: алгебраических, линейных, решения, систем, уравнений

...потоков данных и состояние регистров вычислительных модулей приведены в-табл .2. В соответствии с табл.1 для п = 3 элементы первой строки последовательно подаются на вход 1 с 7-го по 10-й такты, элементы второй строки - с 13-го по 16-й такты, элементы третьей строки с 19-го по 21-й такты. Элемент азаписывается в регистр(о)1 0 пер ного вычисли тельног о модуля на 2 2"м такте . На 2 2-м такте в первом вычислитель) ном модуле ормир уется значение яя (1/а ) С это 4 ОО (о) 1 ого такта начинается вычислительный процесс в соответствии с приведенными рекуррентными соотношениями. Формируемые значения на последующих тактах работы устройства приведены в табл.2. На 38-м такте в вычислительном модуле 5 ормируется,значе(ъ) Ш (2) л ние Х 1 "44 а 44 -...

Номер патента: 1647591

Опубликовано: 07.05.1991

Авторы: Арсени, Бородянский, Кузьмин, Михайлов, Пекарь, Целых

МПК: G06F 15/347

Метки: матриц, обращения

...(3). По истечении (и+4) такЯ тов на выходе блока формируется значение. Затем по сигналу с выхода признака второго цикла вычислений блока управления в блоке деления вы 2числяется значейие -- . Блок управГления вырабатывает сигнал признака третьего цикла вычислений, по которому первый блок памяти переходит в режим чтения и запускаются блоки умножения и блок вычисления элементов матрицы В. Одновременно упорядоченные адреса элементов матрицы А формируются в блоке 23, Элементы матрицы В, вычисленные в блоке 7, заносятся в соответствующие ячейки второго блока 10 памяти, В блоке управления формируется циклически серия импульсов то на выходе признака четвертого цикла вычислений, то на выходе признака пятого цикла вычислений. На втором выходе...

Номер патента: 1649126

Опубликовано: 15.05.1991

Авторы: Горбунов, Лозбенев, Ушаков, Шилов

МПК: G06F 15/347

Метки: матриц, умножения

...длязобретенияействия пппаратурнто в квадельных момножаемыхастичныхечение каж в в вгдеа-, свх и в - значенром иственнвходахмодуллений;а ых и сьых - значения на первом и втором соответственно выходах вычислительного модуля на -м такте вычислении.Последовательность подачи элементов перемножаемых матриц и считывания матрицы-результата показана на фиг. 1. На информационные входы 3 второй группы подаются нулевые значения, на информационные входы первой и третьей групп - элементы матриц А и В.Особенностью функционирования устройства является суммирование частных произведений а в без сдвига накапливаемых сумм с,"; на очередном такте.формула изобретения Устроиство для умножения матриц, соержащее р вычислительных модулей, ор1649126 вхЧЙвых...

Номер патента: 1656559

Опубликовано: 15.06.1991

Авторы: Осетров, Садовникова

МПК: G06F 15/16, G06F 15/347

Метки: матричный, мультиплексор-демультиплексор

...и является вторым входом-выходом "Информация принята один" мультиплексора-демультиплексора, третий вход-выход "Информация выдана два" которого соединен с третьим входом-выходом блока асинхронной передачи и с пятым входом блока управления дополнительного сдвигового регистра, шестой вход которого соединен с четвертым входом-выходом блока асинхронной передачи и является четвертым входом-выходом "Информация принята два" мультиплексора-демультиплексорэ. группа входов "Дешифрация закончена" которого соединена с группой входов индикатора дешифрации, выход которого соединен с первыми входами первого и второго элементов И, второй вход которого соединен с седьмыми входами блока управления сдвиговым регистром и блока. управления дополнительным...

Номер патента: 1656560

Опубликовано: 15.06.1991

Авторы: Елфимова, Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 15/347

Метки: матриц, разреженных, умножения

...в вычислительный блок 10 через блоки 18 и 19 элементов И.Если числа по этому адресу не оказалось в блоке 3 памяти, о чем свидетельствует нулевое значение кода в регистре 5, то сигнал с выхода регистра 5 через элемент ИЛИ 28 запирает блоки 18 и 19 элементов И. Из блока 2 памяти считывается следующий элемент массива чисел в регистры 7 - 9. Окончание первого столбца массива чисел, записанного в блоке 2 памяти, определяется появлением нулевого кода в регистре 8, сигналы с выхода которого, проходя через элемент ИЛИ 27 и элемент НЕ 31, открывает блоки 20 - 22 элементов И, и осуществляется передача числа с из вычислительного блока в регистр 11 через блок 20 элементов И, значения индекса строки 1 элемента с 1 из регистра 5 в регистр 12 через...

Номер патента: 1705836

Опубликовано: 15.01.1992

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...в регистр 8,1 записывается Ь 11, а через коммутатор 15 под управляющим сигналом в регистр 14,1 записывается а 11, Управляющий сигнал с входа 25 записывается в триггер 22,1.Второй такт, В вычислительном модуле 1.1, В умножителе 17,1 происходит умножение а 11 Ь 11 и записывается в его выходной регистр, э во входные регистры записываются новые исходные данные Ь 12 и а 1 ь Данные а 11 и. Ь 2 с регистров 8,1 и 14.1 перепишутся соответственно в регистры 13,1 и 9.1 В регистр 8.1 записывается а 21, а в регистр 19,1 - Ь 12. Управляющий сигнал С выхода триггера 22,1 записывается в триггер 23,1.Третий такт. В вычислительном модуле 1,1, Произведение а 11 Ь 1 с выхода умножителя 17,1 в сумматоре 30,1 сложилось с нулем и записывается во входной...

Номер патента: 1716536

Опубликовано: 28.02.1992

Авторы: Каневский, Клименко, Котов, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...по адресу 010, В этом же такте на выходе сум. матора 5.1 формируется результат а 11 Ь 12, который принимается в регистр 6.1.В третьем такте из узла памяти 7.3 считывается Ьз 1 по адресу 000. На первый информационный вход устройства поступает 5 элемент а 1 з, который принимается в регистр 3.3 и на выходе сумматора 5.3 формируется первый элемент результирующей матрицы с 12= а 1 зЬЗ 1+ а 12 Ь 21+ а 11 Ьи, который в конце такта принимается в регистр 6.3. В этом же такте в вычислительном модуле 1.2 формируется промежуточный результат а 11 Ь 12+ а 12 Ь 22, а в вычислительном модуле - 1.1 -а 11 Ь 1 з, 8 этом же такте на первый информационный вход устройства поступает элемент 612. Дальнейшая работа устройства аналогична описанной. Последний...

Номер патента: 1721611

Опубликовано: 23.03.1992

Авторы: Бондаренко, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: вычисления, значений, матрицы, собственных

...в вычисли-.тельном блоке 7(п-;+1) в моменты времени В блоке 9 вывода выполняется проверка точности вычислений 1("+") -ЯР . Если такое соотношение выполняется, то на выходе 10 признака окончания вычислений формируется единичный сигнал. При этом с выходов 11(п-+1) в моменты времени 3 - 4+2 и 1 снимаются значения Ь, Если данное соотношение не выполняется, то итерационный процесс вычисления собственных значений Ь продолжается,В процессе вычисления А( ) существуют случаи параллельной проверки соотношении+) - ) в и Ь ) Ь ) - 8, 1(2, Поэтому дляЙ +г) В+1)итераций 1 = 1,3,5, признак окончания вычислений а 1 формируется на выходе 101, а для итераций К = 2,4,6, - признак окончания вычислений а 2 на выходе 102 в моменты времени 1= Зи - 4+ 2 иК, В...

Номер патента: 1721612

Опубликовано: 23.03.1992

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: матрицами, операций

...единичный и нулевой сигналы, которые устанавливают триггеры 33 и 34 соответственно в единичное и нулевое состояния. При этом на выходе элемента И 49 формируется единичный сигнал, который открывает группу элементов И 40, На выходе узла вычисления обратной величины числа 35 формируется значение 1 И, на выходе умножителя 51 -1значение х, которое через группу элементов И 40, группы элементов ИЛИ 42 и 44 г одается на выходы 52 и 53,В четвертом режиме работы на настроечные входы 28 и 29 подаются единичные сигналы, которые устанавливают триггеры 33 и 34 в единичное состояние, На выходе элемента И 45 формируется единичный сигнал, который отк)оывает группу элементов И 41. Значение ЛФ, поданное на вход 25, че(Мрез группу элементов И 41 и...

Номер патента: 1721613

Опубликовано: 23.03.1992

Авторы: Арсени, Богачев, Бородянский, Пцарева, Целых

МПК: G06F 15/347

Метки: алгебраических, линейных, решения, систем, уравнений

...второго блока памяти и к элемента ИЛИ, первый информационный второму входу третьего элемента ИЛИ, чет- выход закольцованного сдвигающего регивертый выход - к входу записи третьего бло стра - к седьмому выходу блока управления ка памяти, к управляющему входу блока и к входу установки в "1" второго триггера, вычисления разности матриц и к первому прямой и инверсный выходы которого подвходу чходу четвертого элемента ИЛИ, выход ко- ключены соответственно к вторым входамИ.торого подключен к входу чтения пятого третьего и второго элементовблока памяти, пятый выход блока управле Блок вычисления коэффициента содерния подключен к первому входу четвертого жит генератор тактовых импульсов, сумма- элемента ИЛИ, выход которого подключен к тор,...

Номер патента: 1727136

Опубликовано: 15.04.1992

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 15/347

Метки: матриц, поклеточного, умножения

...2 поступают значения .разрядов элементов векторов - строк матрицы А, через третью группу информационных входов 8 на вторые информационные входы мультиплексоров 2 поступают значения разрядов элементов векторов - столбцов матрицы В, которые синхронизируются по управляющему входу мультиплексора. На выходах нечетных элементов И - ИЛИ 13 , мультиплексоров 2 образуются парыаги Ь 2, а 41 Ь 4, а 1 Ье, аг 1 Ь 2.1 и 1 и 1 и, г иа 41 Ь 42 и 1 и 1аи 1 Ьв; ; а 21 Ьг, а 41 иЬ 14, аи 1 Ьагде и - разрядность элементов матриц, 1=1,М, 1=1,М. На выходах четных элементов И-ИЛИ 13 образуются пары:а 1 Ьп, аз Ьз,., апЬь; а 1 Ьп, и 1 и 1 и, 2 иаз 1 Ь 1 завЬиа 1 Ь 2 аз 1 Ь 3 ам 1 .Ьщ.Нулевые сигналы с выходов М-го регистра ф=1,Мф) поступят на вторые входы...

Номер патента: 1734104

Опубликовано: 15.05.1992

Авторы: Татур, Фурашов, Якуш, Яцкевич

МПК: G06F 11/00, G06F 15/347

Метки: матриц, перемножения

...структуру Зп - 2 ВБ, каждый из которых содержит четыре регистра, умножитель, сумматор, узел задержки, три информационных входа и три информационных выхода, вход синхронизации, соединенный со всеми ВБ, дополнительно содержит в каждом ВБ два входа управления и два вывода (вход и выход) опроса, входы управления соединены с входными регистрами, которые соединены в узел сдвига с обратными связями, вход и выход которого являются входом и выходом опроса и соединены с соответствующими выводами ВБ, первые входы управления всех ВБ соединены в первый вход режима управления устройством, вторые входы управления нечетных номеров ВБ - во второй вход режима управления устройством, вторые входы четных номеров ВБ - в третий вход режима управления...

Номер патента: 1734105

Опубликовано: 15.05.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: lu-разложения, матриц

...сигналы т подаются в моменты временитт =( - 1) и+ и+) - 2.На выходе 8 формируются Щ;) элементы в моменты временитЩ) =(-1)п+ и+) -2.На фиг. 2 приведена для и = 3 организация входных и выходных потоков данных. В таблице для и = 3 приведены состояния регистров, триггеров и значения на выходах вычислительных блоков 6, 62 и 7 устройства. Загрузка элементов а осуществляется с 0-го по 8-й такты, На втором такте в вычислительном блоке 7 формируется элемент 011 = а 1, на третьем такте - элемент 011= 1/а 1 и на четвергом такте - .элемент Оз = ад, которые подаются на выход 68, На третьем такте в вычислительном блоке 7 формируется значение 02 = а 12, которое подается в вычислительный блок 61, в котором на четвертм такте формируется элемент 21 = а...

Номер патента: 1735867

Опубликовано: 23.05.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, перемножения

...51, устройства.Устройство при Л = 4 и и2(Фиг. 3) работает следующим образом.Б исходном состоянии регистры 1 чЗО 16 и триггер 17 выцислительного модуля 5;1 устройства находятся в ну"левом состоянии. Организация подачиэлементов матриц Сф, Вг), В) иВ показана на Фиг. 3. На входывторой .группы 2, (х = 1,п), постояннно З 5 подаются нулевые значения, На входыпервой группы 1, (х = 1,п) после по-дачи элементов матрицы также постоянно подаются нулевые знацения.С нулевого по второй такты работы 4 Оустройства осуществляется доставкаэлементов сф и с ф соответственной 1 гв вь 1 цислительные модули 5 и 5путем подачи на входы третьей груйпы3 устройства нулевых значений Ь," ф = 0 (фиг,3, 6), С первого по це 1- )вертый такты работы...

Номер патента: 1735868

Опубликовано: 23.05.1992

Авторы: Выжиковски, Каневский, Масленников

МПК: G06F 15/347

Метки: матрицами, операций

...триггеры 20.3,21.2 устанавливают в нуль, триггеры21.3, 15. 1 -. в единицу, счетчик 24.2уменьшает своезначение на единицу,и на его инверсном выходе появляетсянуль, единица с выхода триггера 21.3записывается в (и+1)-й разряд Р 1 бло-ка 14,3, й поступает на вход модуля 2.2 и записывается в Р 1 блока1735868 51015 42,2, Ь переписывается в Р 2 блока 42.2, ш , поступает на умножитель 28,2, Ь - на второй вход сумматораггю 2 39.2, результат Ь +в,. Ь: Ь 2 принимается в Р 1 блока 40.2, в пе, реписывается в регистр 38. 2. В этом же такте Й поступает на вход моду(ля 21 и записывается в Р 1 блока 42.1, й переписывается в Р 2 блока 42.1, шэ( поступает на умножитель 28.1, на сумматор поступает Ь ( и результат Ь +в, Ьэ 1 = Ь 2 принимается в Р 1 блока...

Номер патента: 1735869

Опубликовано: 23.05.1992

Авторы: Дорошенко, Падерин, Янковский

МПК: G06F 15/347, G06F 15/419

Метки: исследования, петри, сетей

...выход которого подключенк входу первого сомножителя блока 8умножения матриц к информационномувходу блока 1 О сравнения с нулем,выход признака равенства нулю которого подключен к входу останкова блока 2 О 11 синхронизации и является информационнь.м выходом 12 устройства, Выход,второго блока 2 памяти подключен квходу уменьшаемого блока 7 вычитанияматриц, выход которого подключен к 25 информационному входу третьего блока 3 памяти. Выход блока 3 памятиподключен к входу второго сомножите"ля блока 8 умножения матриц, выходкоторого подключен к входу второго 30слагаемого блока 9 сумматоров. Выход блока 9 подключен к информационному входу блока 4 регистров. Входначальной установки блока 11 синхронизации подключен к входам начальной...

Номер патента: 1737461

Опубликовано: 30.05.1992

Авторы: Кириллов, Леховицкий

МПК: G06F 15/347

Метки: матрицами, операций

...памяти подключен к информационному входу п-го регистра, выход которого подключен к и-му выходу группы выходов о-го30 блока памяти, синхровход которого подключен к объединенным синхровходам регистров.Первый выходной блок 8 памяти содержит первый и второй блоки памяти;35 и-е информационные входы первой и второй групп первого выходного блока 8 памяти подключены соответственно к п-минформационным входам групп входовпервого и второго блоков памяти, и-е вы 40 ходы групп которых соответственно подключены к и-м выходам первой и второйгрупп первого выходного блока 8 памяти,через синхровход которого синхровходыпервого и второго блоков памяти подклю 45 чены к первому выходу прямого сигналазаписи блока 1 синхронизации; о-й блок, памяти содержит и...

Номер патента: 1737462

Опубликовано: 30.05.1992

Авторы: Грачев, Кухарев

МПК: G06F 15/347

Метки: матрицами, операций

...столбец матрицы. Так как 1-й вектор-столбец матрицы ( содержит (и - (+ 1) отличных от нуля элементов, то в формировании элементов (-го вектор-столбца матрицы ( участвуют (и -+ 1) вычислительная ячейка ВЯ. причем-й элемент вектор-столбца формирует ячейка ВЯ 0, а элемент с номером+ )= 1, и - ) формирует )-я ячейка ВЯ. Организация потока данных на входе матрицы ячеек ВЯ показана на фиг. 5. Рассмотрим организацию вычислительного процесса на одной из итераций, например первой, в результате которой формируется первый вектор-столбец матрицы ( и матрица А , В устройстве реализуется конвей(-1)ерный принцип обработки информации. формирование первого. вектор-столбца начинается с ввода в) микротакте т 0 в ячейку ВЯо элемента а(0 матрицы А, В...

Номер патента: 1737463

Опубликовано: 30.05.1992

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: вектор, матрицы, умножения

...подается содержимое у,регистра 30+1-го, на второй вход сумматора29 подается содержимое у регистра 301 и навыходе которого формируется значение У+40.у, которое записывается в регистр 302 иподается на выход 33,Рассмотрим работу устройства для случая п = 6 и гп = 3, Структура устройства иорганизация входного и выходного пото 45 ков данных представлена на фиг, 2. Навход 2 постоянно подается нулевое значение. На вход 4 в моменты времени == ик+ т - 1(К=О, и/п - 1) подается сигнал1, в остальные моменты времени -50 сигнал а= О,В таблице приведены состояния регистров, триггеров и значения на выходе сумматоров вычислительных модулей 71, 72, 7 зи 74, а также значения на выходе 8 устрой 55 ства.Рассмотрим работу устройства при формировании...

Номер патента: 1741153

Опубликовано: 15.06.1992

Авторы: Выжиковски, Каневский, Клименко, Масленников

МПК: G06F 15/347

Метки: выполнения, матрицами, операций

...1 поступает на вход сумматора 26.1,2,12куда поступает аз 2, а сумма 1 з 1 а 12 + азг ==аз 2 поступает в элемент 29,1,2 задержки,с выхода которого элемент а 22 через комму 2татар 21,2,2 поступает в элемент 22.2,2 задержки ВБ 1,2,2. Кроме того, на второй входВБ 1.1,2 поступает элемент (-с 22 = -с 22 ) и,пройдя через первый коммутатор 20.1,2, записывается в блок 25,1,2 элементов задержки. В ВБ 1.1.3 на входы умножителя 27.1,3поступают 121 и а 1 з . Результат умноженияа 1 з 121 поступает на вход сумматора 26,1,3,куда поступает элемент а 2 з, а сумма 121 а 1 з 1- 1,+ а 2 з = а 2 з поступает в элемент 29,1,3 загдержки, Кроме того, на информационныйвход ВБ 1.1.3 поступает(-с 1 з =-с 1 з ) и, пройдя через первый коммутатор 20.1,3, записы-вается...

Номер патента: 1751780

Опубликовано: 30.07.1992

Авторы: Березовский, Лосев

МПК: G06F 15/347

Метки: вектора, матрицу, процессор, размером, умножения

...- по модулю числа й,Счетчик 35 с двумя коэффициентами пересчета в режиме 1 выполняет счет по модулю числа (М+1), а в режиме 2 - по модулючисла (Я+1). Счетчик 34, 35 реализуются поизвестным схемам,Коммутаторы 38, 39 соединяют в режиме 1 первый вход с выходом, а в режиме 2 -второй вход с выходом.Сигнал на выходе коммутатора 38 предназначен для синхронизации подачи коор динат вектора Х, сигнал на выходе коммутатора 39 предназначен для синхронизации выдачи координат выходного вектора У. В качестве этих коммутаторов могут и с пользоваться мультиплексоры 555 П 11.Блок 13 В КМ осуществляет выдачу коэффициентов матрицы на соответствующие входы ПЭ, а также синхросигнала на вход 23 блока 12 УС. Блок может быть выполнен как ПЗУ с двумя...

Номер патента: 1755295

Опубликовано: 15.08.1992

Авторы: Кириллов, Леховицкий

МПК: G06F 15/347

Метки: матриц, разложения, симметричных, теплицевых

...на вторые информаци- числяются значения Ь = Ь = Ь ) + бзОз вонные входы операционного модуля 11.1 и сумматоре 39 дополнительного операционнооперационного блока 13.2, Значение б 1 за- го блока 12,2, 1/(б 1 бг дз) и (1+Ь) соответстписывается в регистр 34 операционногОмо-"35 венно в блоке деления 48 и сумматоре 44дуля 11.1, в котором вычисляется произве- блока формирования детерминантов 14,дение б 1 бг. Значение Ь записывается в Во второй половинетакта значения бесА=регистр 10 и подается на первый информа- = 1/б 1 бгдз и 1+Ь записываются соответстционный вход дополнительного операци- венно в регистры 45 и 46 блока формироваонного модуля 12,1, Значение 02 = г 22 40 ния детерминантов и 38 дополнительного-гзаписывается в регистр 42...

Номер патента: 1764058

Опубликовано: 23.09.1992

Авторы: Евтихиев, Емелин, Краснов, Ланин, Литвинов, Таубкин

МПК: G06F 15/347

Метки: векторов

...показаны), Затем по входу 19 в регистр 16 заносится управляющее слово, по которому осуществляется установка реализуемой узлом 3 элементарной функции и коммутация мультиплексоров 4, 5 и 12 (цепи синхронизации на чертеже не показаны). Далее устройство осуществляет собственно обработку следующим образом.Векторы А и В подаются на вход устройства поэлементно, но асинхронно, Элемент вектора А через вход 17 подается на регистр 1 и сопровождается импульсом строба с входа 21 для записи в регистр, Соответствующий элемент вектора В через вход 18 подается на регистр 2 и сопровождается стробом с входа 22 для записи в регистр. Строб записи с входа 22 также подается на вход сдвигового регистра 15, который выполняет функцию временной задержки строба....

Номер патента: 1767502

Опубликовано: 07.10.1992

Авторы: Елфимова, Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 15/347

Метки: матриц, разреженных, умножения

...матрицы В, входы 43, 44 блока управления, соединенные соответственно с управляющей шиной записи и тактовой шиной устройства, информационныее выходы 45-47 результирующей матрицы С.Блоки устройства соединены следующим образом,Входы 37 - 39 устройства соединены соответственно с первым, вторым, третьим входами первого запоминающего блока 1 и с первыми входами соответственно групп элементов И 16, 17, 18, вторые входы которых соединены с вторым выходом блока 36 управления, Первый, второй, третий выходы первого запоминающего блока 1 и выходы групп элементов И 16, 17, 18 обьединены соответственно группами элементов ИЛИ 27, 28, 29, выходы которых соединены соответственно с первым входом регистра 4 элементов первой матрицы, первым...

Номер патента: 1774346

Опубликовано: 07.11.1992

Авторы: Михайлова, Шехтман

МПК: G06F 15/347

Метки: косинусного, обратного, преобразования, прямого

...к вычислению К+1-го коэффициента необходимо считывать значения косинусов с шагом 2 К+2, Такой цикл обращения к нужным ячейкам обеспечивает формирователь 12 адреса.Отметим, что при реализации обратного ДКП согласно выражению (2) структурная схема устройства идентична схеме устройства ДКП. приведенной на фиг. 1, что вытекает из сравнения выражений (1) и (2),Отличие заключается лишь о построении формирователя 12 адреса, т.к. при восстановлении и-го отсчета - см, выражение (2) - необходимо при переходе от вычисленил .текущего произведения к вычислению последующего увеличивать номер ячейки, из которой считывается соответствующее значение косинуса. на 2 п+1.Формирователь адреса, схема которого приведена на фиг. 2, обеспечивает обращение к...

Номер патента: 1774347

Опубликовано: 07.11.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...При этом на выходу умножителя 13 формируется значение аЬ, на выходе сумматора 14 - значение С+аЬ, которое выдается на выход 24, Элемент а задерживается на итакт регистрами 191(1=1, и) и выдается на выход 23. Элемент Ь задерживается на два такта регистрами 15 и 16 и выдается на выход 22, Управляющий сигнал т задерживается триггером 20 на один такт и выдаетея на выход 25.лЭлементы ац, Ьц и Сц подаются соответственно на входы 2, 1 и 3 устройства в моменты временибац =+(1-1)п;сьц =(р)(-1)+1+2(с 1-1)+О)М;(й)тсц =(р)(п)(-1)п-с 1-2,На вход 4 управляющий сигнал г=1 подается в моменты времени (р)(п)-(с 1-1)+ +(-1)п, в остальные моменты времени - управляющий гигнал =0На выходе 7 устройства элементы Сцвыдаются в моменты времени30 35 40 Период...