Устройство для умножения

(51)5 6 06 Г 7/5 ОПИСАН ЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРМ 1444755, кл. С 06 Г 7/52, 1986,Авторское свидетельство СССРч, кл, 6 06 Г 7/52 1984,шко(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных вычислительных машин, Цель изобретения - расширение фун кциональных воэможностей эа счет выполнения умножения при вводе и-разрядных сомножителей повходам в и-разряднике регистра множимого и множителя (=1,2,.,п). Устройство содержит два и-разИзобретение относится к вычислительной технике, в частности к устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин,Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения при вводе и-разрядных сомножителей повходам в регистры множимого и множителя (=1, 2 и).На фиг. 1 и 2 представлена функциональная схема устройства; на фиг, 3 - схема формирующего элемента; на фиг, 4 - схема фиксатора режима работы (состояния), состоящего из основного триггера (ТО) и доГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР рядных кольцевых регистра сдвига, иэлементов И, и фиксаторов режима работы, иэлементов запрета, две группы из п элементов И - ИЛИ, и-разрядный регистр множимого, и-разрядный регистр множителя, и/2 групп формирующих элементов, (п/2-2) групп направляющих элементов ИЛИ,(п/2- 1) групп подключающих элементов И, (и/2- 1) групп подключающих элементов ИЛИ, (п/2 - 1) групп основных сумматоров, и/2 дополнительных сумматоров, и полусумматоров, (п/2-1) групп сокращающих элементов И, (п/2 - 1) групп элементов запрета, группу элементов ИЛИ, 2 п-разрядный регистр результата, Особенностью устройства является сохранение способности выполнения операции умножения при подаче множимого и множителя по одному, по нескольким или по всем входам в регистры множимого и множителя. При этом быстродействие выполнения умножения устройством возрастает прямо пропорционально увеличению числа входов 1, 4 ил 5 табл полнительного триггера (ТО), Табл. 1-5 иллюстрируют процесс формирования частичных произведений для =1, 1=2, )=3, )=+М, )=п,При использовании схемы фиксатора, как фиксатора режима работы, у триггера ТО задействован инверсный выход, а для фиксатора состояния - прямой выход триггера ТО.Устройство (фиг, 1 и 2) для умножения содержит два п-разрядные кольцевые регистры сдвига 1 и 2, (п) элемент И 3, и фиксаторов 4 режима работы, (и) элементов запрета 5, две группы из п элементов ИИЛИ 6 и 7, и-разрядный регистр 8 множимого, и-разрядный регистр 9 множителя, и/2ИЛИ ц-й группы, с первым входом (1-3)-го направляющего элемента ИЛИ ч-й группы, выход -2)-го формирующего элемента з-й группы соединен соответственно с первым входом (Ь)-го основного сумматора ц-й группы, первым входом (-4)-го направляющего элемента ИЛИ (и/2-2)-й и (и/3-3)й групп, выход -2)-го формирующего элемента (и/2-1)-й группы соединен с первым входом (1-5)-го подключающего элемента И первой группы, выход +42-2)-го формирующего элемента з-й группы соединен с первым входом Ь-го основного сумматора р-й группы и, первым входом (т)-го направляющего элемента ИЛИ (и/2-2)-й и (п/2-3)-й групп, выход +4/2-2)-го формирующего элемента (и/2-1)-й группы соединен с первым входом(т)-го подключающего элемента И первой группы, выход -1)-го формирующего элемента з-й группы соединен с вторым входом Ь-го основного сумматора ц-й группы и первым входом (1-2)-го направляющего элемента ИЛИ (п/2-2)-й и (и/2-3)-й групп, выход -1)-го формирующего элемента (и/2-1)-й группы соединен с первым входом (1-2)-го подключающего элемента И первой группы, выход)-го формирующего элемента з-й группы, кроме )-го формирующего элемента п/2-й группы, соединен с первым входом и-го полусумматора (чч=5, 7, , и) и первым входом 1-го направляющего элемента ИЛИ (п/2-2)-й и (п/2-3)-й групп, выход )-го формирующего элемента (и/2-1)-й группы соединен с первым входом 1-го подключающего элемента И первой группы, выход )-го формирующего элемента и/2-й группы соединен с первым входом (2 п)-го элемента ИЛИ группы, вторые входы подключающих элементов И ц-й группы объединены с первыми входами сокращающих элементов И ц-й группы и инверсными входами элементов запрета ц й гркппы и соединены с выходом ц-го элемента запрета, вторые входы сокращающих гп-х элементов И цй группы и гпх элементов запрета ц-й группы соединены с выходами суммы соответствующих дополнительных сумматоров ц-й группы, выходы пт-х сокращающих элементов И р-й группы соединены с входами соответствующих элементов ц 1-х ИЛИ группы (ц 1=2.2 п), вход (И+4)-го подключающего элемента И ч-й группы соединен соответственно с выходом И-го направляющего элемента ИЛИ ч-группы (0-1, 2, ., 1), выход каждого из подключающих элементов И ц-й группы соединен с первым входом соответствующего подключающего элемента ИГ)И ц-й группы, выход 5 10 15 20 25 30 35 40 45 50 55 которого соединен с входами соответст еующих основного сумматора р-й группы, выход первого элемента запрета р группы соединен с первым входом первого дополнительного сумматора ц-й группы, выход суммы которого соединен с соответствующим входом (ч 1)-го четного элемента ИЛИ группы, выход суммы второго дополнительного сумматора ц-й группы соединен с соответствующим входом (ч+2)-го нечетного элемента ИЛИ группы, второй вход каждого основного сумматора ц-й группы, кроме основных сумматоров первой группы, соединен с выходом соответствующего элемента запрета этой же группы, выход й-го элемента запрета ц-й группы, кроме п-го элемента запрета (п/2-1)-й группы, соединен с вторым входом соответствующего полусумматора, выход переноса чч-го полусумматора соединен с вторым входом (чч)-го полусумматора, выход второго элемента запрета (и/2-1)-й группы соединен с вторым входом и-го полусумматора, выход переноса которого соединен с вторым входом первого дополнительного сумматора (и/2-1)-йруппы, выход третьего элемента запрета (и/2-1)-й группы соединен с первым входом третьего дополнительного сумматора (и/2-1)-й группы, выход переноса которого соединен с вторым входом второго дополнительного сумматора (и/2-1)-й группы, выход четвертого элемента запрета (и/2-1)-й группы соединен с первым входом третьего полусумматора, выход переноса которого соединен с вторым входом второго полусумматора, выход переноса второго полусумма- тора соединен с вторым входом второго дополнительного сумматора (и/2-1)-й группы выход переноса которого соединен с третьим входом первого дополнительного сумматора (и/2-1)-й группы, выход суммы первого полусумматора соединен с третьим входом второго дополнительного сумматора (п/2-1)-й группы, выход суммы третьего дополнительного сумматора (и/2-1)-й группы соединен с первым входом второго полусумматора, выход суммы которого соединен с соответствующим входом и-го элемента ИЛИ группы, выход суммы третьего полусумматора соединен с соответствующим входом (п+1)-го элемента ИЛИ группы, выход переноса (2 п)-го основного сумматора первой руппы соединен с вторым входом п-го полусумматора, выход суммы которого соединен с вторыми входами (2 п)-го сокращающего элемента И и (2 п)- го элемента запрета первой группы, выход переноса первого основного сумматора первой группы соединен с первым входом первого элемента ИЛИ группы выход кото 21165814822рого соединен с входом первого разряда 2 п-разрядного регистра результата, выход (б)-го элемента ИЛИ группы соединен с входом б-го разряда 2 п-разрядного регистра результата, д=-(32 п-З), выход первого разряда которого соединен с вторым входом первого элемента ИЛИ группы, третий вход первого элемента ИЛИ группы соединен с выходом переноса первого дополнительного сумматора первой группы, выход суммы которого соединен с входом второго разряда 2 п-разрядного регистра результата, выход второго разряда которого соединен с вторым входом первого основного сумматора первой группы, выход переноса первого дополнительного сумматора р-й группы соединен соответственно с третьим входом первого основного сумматора р-й группы, выход суммы (2 п)-го основного сумматора первой группы соединен с входом (2 п)-го разряда 2 п-разрядного регистра рЕзультата, выход которого соединен с третьим входом (2 п)-го основного сумматора первой группы, выход переноса каждого основного сумматора р-й группы, кроме первого и (2 п)-го основных сумматоров первой группы., соединен с вторым входом сЬответствующего дополнительно; сумматора р-й группы, выход переноса ю 1-го полусумматара (а 1 - -6 и) соединен соответственно с третьим входом Ь-го дополнительного сумматора в-й группы, выход переноса Ь 1-го дополнительного сумматора в-й группы, кроме первых дополнительных 5сумматоров каждой в-й группы, соединен соответственно с третьим входом (Ь 1-1)-го дополнительного сумматора в-й группы (Ь 1=1, 2, П), выход суммы Ь 1-го основного сумматора р-й группы, кроме основных сумматоров первой группы и Ь-х основных сумматоров каждой р-й группы, соединен соответственно с первым входом (й 1+1)-го дополнительного сумматора (р+1)-й группы, выход суммы Ь-го основного сумматора р-й группы, кроме (2 п)-го основного сумматора первой группы, соединен с первым входом (а)-го полусумматора, выход суммы которого соединен с соответствующим входом (п+и+1)-го четного элемента ИЛИ группы, выход суммы в-го полусумматора соединен с соответствующим входом (и+в+2)-го нечетного элемента ИЛИ группы, выход(2 п)-го элемента ИЛИ группы соединен с входом 2 п-го разряда 2 п-разрядного регистра результата, выход которого соединен с вторым входом(2 п)-го элемента ИЛИ группы, вход и-го разряда второго и-разрядного кольцевого регис ра сдвига соединен с вторым управляющим входом устройства, 30сефле ел сс ф лЦл ДМ е Вал снаф%с ф л ф Х. албсс ЦлЪл фф (ц)с с т о,р Ят ее Г ГЕ с е еле,чс Фи Ол сфР у%4 е л.4 ссоч СО ос очйс сс4 о 4,Юм счев фо Мч а с 1 чс чо ы ргрупп иэ ) формирующих элементов 10 (1=4,12, , 4 п), (и/2-2) группы из 1 направляющих элементов ИЛИ 11, (1=4(п - 5),.,12, 4),(п/2-1) группу из ц подключающих элементов И 12 (9=4(п - 3)12 п, 4), (п/2 - 1) групп из9 подключающих элементов ИЛИ 13, (и/2 - 1)групп из основных сумматоров 14, (Ь=2 п,2 п - б, , 14, 10, 6), три дополнительных сумматора 15 первой группы. п/2 групп из Кдополнительных сумматоров 15(К=2 п, 2 п -б, 2 п - 2, , 10, б, 3), п полусумматоров 16,(и/2 - 1) групп иэ е сокращающих элементовИ 17 (п=2 п8, 4), (и/2-1) групп иэ вэлементов запрета 18, группу из (2 п - 2) элементов ИЛИ 19, 2 п-разрядный регистр 20результата, управляющие входы 21 и 22 устройства, входы множимого 23 и множителя24 устройства.Формирующий элемент 10 (фиг, 3) содержит первый элемент И 25, фиксатор 26состояния, второй элемент И 27, входы 28 и29 и выход 30 формирующего элемента.Подготовка предлагаемого устройства кработе,В исходном состоянии и-разрядныекольцевые регистры 1 и 2 сдвига и 2 п-разрядный регистр 20 результата обнулены.Основные триггеры фиксаторов 4 режима работы, и-разрядного регистра 8 множимого, и-разрядного регистра 9, множителя,фиксатора 26 состояния формирующегоэлемента 10 устанавливаются в единичноесостояние.Допустим, что множимое А имножитель В соответственно равны А=" (а 1 а 2 аза 4 а 5 аа+.а-ап),В= (Ь 1 Ь 2 ЬзЬ 4 Ь 5 Ь Ь +Ь пЬ о)Для управления записью необходимойинформации в разряды регистров 8 и 9 множимого и множителя устройство используют два п-разрядных кольцевых регистра 1 и2 сдвига, иэлемент запрета 5,Устройство может работать в нескольких режимах при подаче множимого и множителя в соответствующие регистры: поодному разряду, по нескольким разрядам ипо всем и разрядам.Запись информации с входов 23.1 разрядов множимого и входов 24.1 разрядов множителя в соответствующие разрядырегистров 8 и 9 множимого и множителяпроизводится через первую и вторую группы элементов И-ИЛИ б и 7, Каждый элементИ - ИЛИ 6 и 7 группы имеет по и групп входов, по три входа в каждой группе,При этом 1-я группа входов элементовИ-ИЛИ б и 7 группы соответствует 1-му режиму работы и редлагае мого уст ройст в а,Коммутация выходов разрядов п-разрядных кольцевых регистров 1 и 2 сдвига свторыми входами 1-х групп входов элементов И - ИЛИ 6 и 7 группы основана на соотным значением разряду регистра множимого 8 или множителя 9 для данного 1-го режима работы и такта работы устройства,Число тактов работы устройства в 1-м режиме определяется отношением епсп/1, где епс- целая часть числа,Первоначальная запись 1-го кода в и- разрядные кольцевые регистры 1 и 2 сдвига в исходном состоянии соответствует первому такту работы устройства в 1-м режиме умножения. Для работы в каждом последующем такте производится сдвиг первоначального 1-го кода на один разряд в сторону и-го разряда для первого п-разрядного кольцевого регистра 1 сдвига, и в сторону первого разряда для второго и-разрядного кольцевого регистра 2 сдвига,Для работы устройства в первом режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код 100,00, во второй п-разрядный кольцевой регистр 2 сдвига записывается код 00001. В каждом из и тактов работы перемещаемые в и-разрядных кольцевых регистрах 1 и 2 сдвига единичные значения подключают соответствующие разряды п-разрядных регистров 8 и 9 множимого и множителя.Для работы устройства в втором режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код с единичными значениями в первом и (епсп/2+1)-м разрядах, во второй и и-разрядный кольцевой регистр 2 сдвига записывается код с единичными значениями в епсп/2-м и и-м разрядах, где епс - целая часть числа, В каждом из епсп/2 тактах работы перемещаемые единичные значения с первого разряда в первом п-разрядном кольцевом регистре 1 сдвига и с епсп/2-го во втором кольцевом регистре 2 сдвига управляют поступлением информации в разряды п-разрядного регистра 8 множимого, а поступлением информации в разряды и-разрядного регистра 9 множителя управляют перемещаемые единичные значения с и-го разряда в втором и-разрядном кольцевом регистре 2 сдвига и с (епс(п/2+1)-го разряда в первом и-разрядном кольцевом регистре 1 сдвига,Для работы устройства в третьем режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код с единичными значениями в первом, (епсп/3+1)-м и (епс 2 п/3+1)-м разрядах, во второй и-разрядный кольцевой регистр 2 сдвига записывается код с единичными зна 10 15 20 25 30 35 40 45 50 55, ветствии выхода разряда и-разрядных кольцевых регистров 1 и 2 сдвига с единич.Блана изводственно-издательский комбинат "Патент". г. Ужгоро арина, 1 каз 1713 Тираж 401 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/55 10 чениями в ептп/3-м, еп 12 п/3-м и и-м разрядах,В каждом из ептп/3 тактах работы перемещаемые единичные значения с первогои (емп/3+1)-го разрядов в первом л-разрядном кольцевом регистре 1 сдвига и септп/3-го во втором и-разрядном кольцевом регистре 2 сдвига управляют поступлением информации в разряды и-разрядногорегистра 8 множимого, а поступлением информации в разряды и-разрядного регистра9 множителя управляют перемещаемыеединичные значения с епт 2 п/3)-го разрядапервого п-разрядного кольцевого регистра1 сдвига и с епт 2 п/3-го и п-го разрядоввторого и-разрядного кольцевого регистра2 сдвига,Для работы устройства в 1-м режиме умножения в первый и-разрядный кольцевойрегистр 1 сдвига записывается код с единичными значениями в разрядах: первомепт 1 п/1+1, епт 2 п/ф 1, ептЗп/ф 1, епт(12)п/1+1, епт(1 - 1)п/1+1, во второй п-разрядный кольцевой регистр 2 сдвигазаписывается код с единичными значениями в разрядах: п-епт(1-1)п/1, и-епф 2)п/1,п-епт( - 3)п/1п-ептЗп/, л-гпс 2 п/, иептп/1, пВ каждом из ептп/ гакгов работы перемещаемые единичны значе ня г рлзр, -дов и-разрядного кольцевого рестра 1сдвига управляют поступлением ин 1 г)-)мации в и-разрядные регистры 8 и 9 мно имого и множителя, при ем при емгщсн. иинформации от первых разрядов в сторонуи-го разряда, а перемещаемые единичныезначения с разрядов и-разрядного копылвого регистра 2 сдвига управляют поступлениемм информации в и-разрядные рггиг ры9 и 8 множителя и множимого, гриче)присмещении информации от и-х разрядов всторону первого разрядаДля работы устройства в и-м режимеумножения в и-разрядные кольцевые регистры 1 и.2 сдвига записываются коды 111,11.При этом операция умножения выполняетсяэа один такт работы устройства, выходыразрядов первого и-разрядного кольцевогорегистра 1 сдвига управляют подачей информации в соответствующие разояды празрядного регистра 8 множи .ого выходыразрядов второго и-разрядного кольцевогорегистра 2 сдвига управляют подачей информации в соответствующие разряды празрядного регистра 9 множителя,Код каждого из режимов работы умножителя имеет свою особенность - а немчисло разрядов с единичным состояниемравно 1. Эта особенность кода режим рабо.ты умножителя используегся для Фиксиро 15 20 25 30 ,)5 40 45 50 5 еания режима работы фиксаторами 4, режима работы, Перед установкой режима основные триггеры фиксаторов 4. режима работы установлены в единичное состояние, инверсный сигнал с выхода дополнительного триггера 1-го фиксатора 4.режима работы блокирует прохождение единичного сигнала через-й элемент И 3, и разрешает прохождение единичного сигнала через (1- )-й элемент запрета 5,1-1). П ри поступлении единичного сигнала на вход установки в нуль основного триггера 1-го фиксатора 4, режима работы, происходит сброс в нуль этого фиксатора 4. режима работы, блокируется (1-1)-й элемент запрета 5,( - 1) и разрешается прохождение следующего единичного сигнала через-й элемент И 3,1.После записи 1-го кода режима умножения в и-разрядные кольцевые регистры 1 и 2 сдвига, на выходе 1-го элемента запрета 5. имеется единичное значение, которое поддерживается фиксаторами 4. режима работы на протяжении работы предлагаемого устройства в 1-м режиме умножения, При п-м режиме умножения единичный сигнал снимается с инверсного выхода и-го фиксатора 4.п режима работыВ исходном состоянии все разряды и- разрядных регистров 8 и 9 множимого и множителя установлены в единичное состояние (вход,установки в единичное состояние на схеме устройства не показаны),Запись единичной информации в разряд и-разрядого рггис гра 8 множимого или в разряд и-разрядного регистра 9 множите. я производится через вход установки в нуль данного разряда. В результате записанная информация фиксируется в данном разряде и снимается с инверсного выхода разряда поддерживаясь на протяжении всего времени выполнения операции умножения над данной парой множимого А и множителя В,Работа формирующего элемента 10 гфиг, 3) заключается в одноразовом формировании и последующем отключении соответствующего данному формирующему элементу 10 частичного произведения, Такой режим работы формирующих элементов 10 искгючает наложение информации с одинаковым весом разрядов и не требует, чтобы 2 п-разрядный регистр 20 результата был сдвиговым, Перед началом работы фиксатор 26 состояния каждого формирующего элемента 10 установлен в единичное состояние, При появлении на выходе первого элемента И 25 единичного частичного произведения фиксатор 26 состояния формирующего элемента сбрасывается в нуль Так как Фиксатор 26 состояния построен нэ двухтриггерах, то в данном такте работы устройства единичный сигнал с выхода первого элемента И 25 проходит через второй элемент И 27, а в следующем такте работы устройства второй элемент И 27 уже заблокирован нулевым сигналом с выхода дополнительного триггера фиксатора 26 состоя ноя.Суммирование частичных произведений выполняется суммирующими группами, состоящими из основных 14 и дополнительных 15 сумматоров и п полусумматоров 16. Особенностью работы суммирующей части схемы предлагаемого устройства является наличие групп сокращающих элементов 17 и групп элементов запрета 18, обеспечивающих сокращение числа суммирующих групп основных 14 и дополнительных 15 сумматоров, если при-м режиме умнокения можно обойтись меньшим количеством основных 14 и дополнительных 15 сумматоров,Этой цели служит группа элементов ИЛИ 19, связывающая суммирующие группы с входами разрядов 2 и-разрядного регистра 20 результата.Для подключения формирующих элементов 10 к сокращенному количеству суммирующих групп основных 14 и дополнительных 15 сумматоров служат группы направляющих элементов ИЛИ 11, группы подключающих элементов И 12, группы подключающих элементов ИЛИ 13,При умножении следующей пары множимого А и множителя В в этом режиме работы устройства производится установка в единичное состояние разрядов и-разрядного регистра 8 множимого, и-разрядного регистра 9 множителя, фиксаторов 26 состояния формирующих элементов 10 и обнуление разрядов 2 и-разрядного регистра 20 результата.Если умножение следующей пары множимого А и множителя В необходимо выполнить в другом режиме работы устройства, то дополнительно производится обнуление ираэрядных кольцевых регистров 1 и 2 сдвига, установка в единичное состояние фиксаторов 4 режима работы и производится подготовка устройства к работе в требуемом режиме умножения,Рассмотрим работу устройства для умножения в первом режиме (1=1). Через первый вход 23,1 множимого в течение и тактов в устройство поступают значения разрядов множимого А, начиная со значения старшего разряда э 1, Одновременно через первый вход 24.1 множителя поступают значения разрядов множителя В, начиная со значения младшего разряда Ьп.Процесс формирования частичных произведений в каждом из и тактов работы ус тройства иллюстрирует табл, 1. Компонентаа 1 Ьп первого частичного произведения формируется в первом такте работы устройства(З( + 4)/4-3)-м формирующим элементом10 и/2 (ЗД + 4)/4 - 3) и/2 гй группы. Компо ненты а 1 Ьп, д 2 Ьп, арЬп второго частичногопроизведения формируются во втором такте работы устройстваи 3(1 +4) 4) 1 О ( - 1) хх ( --- ) - 3), 10 - ( -- )2)формирующими элементами (и/2-1)й ии/2-й групп. Согласно табл. 1 компонентыа 1 Ь 1, а 2 Ь 1, ., эпЬ 1, э,Ьъ а,Ь, и-го частич ного произведения формируются в и-м такте работы устройства формирующимиэлементами10 - 1, 102,10 - (-) ),210и/2-й группы,30 Для суммирования частичных произведений используются первые группы основных сумматоров 14 и дополнительныхсумматоров 15, выходы которых подключаются через сокращающие элементы И 1735 первой группы и элементы ИЛИ 19 группы квходам соответствующих разрядов 2 и-разрядного регистра 20 результата, в которомпосле и-го такта работы устройства находится результат операции умножения,40 Рассмотрим работу устройства для умножения в втором режиме работы (=2), Через первый вход 23.1 множимого в течениеи/21 тактов в устройство поступают значения разрядов множимого А, начиная со зна 45 чения старшего разряда а 1, через и-й вход23,и множимого - начиная с младшего разряда ап. Одновременно через первый вход24.1 множителя поступают значения разрядов множителя В, начиная со значения стар 50 шего разряда Ь 1, а через и-й вход 24.имножителя - начиная с младшего разрядаЬпПроцесс формирования частичных произведений в каждом из и/2 тактов работы55 устройства иллюстрирует табл. 2. В первомтакте формирующими элементами 10 /2 1 10 /210 Тогда в )-м режиме умножения значения разрядов множимого А поступают в и-разрядный регистр 8 множимого через первый 23.1, второй 23,2 соответственно М-й 23,1 и (и-)-й 23.(п-), (и-(+1)-й 23.(п-)+1),(п-+ 2)-й 23,(п-)+2), , и-й 23,п входы множимого. Подача множимого А осуществляется по совпадению номеров входов и разрядов в первом такте, и изменяется соответственно на )с ив каждом последующем из ептп/1) тактов работы в (-м режиме умножения. Одновременно в и-разрядный регистр 9 множителя поступают значения разрядов множителя В через первый 24.1, второй 24.2 )-й 24, и (и-)с)-й 24.(п-К), (и+1), (и+2)-й 24,(п-(с+2), , и-й 24,п входы множителя. Подача множителя осуществляется по совпадению номеров входов и разрядов в первом такте, и изменяется соответственно наи 1 в каждом последующем из епт и/) тактов работы в )-м режиме умножения,Процесс формирования частичных произведений в каждом из еп 1 п/) тактов работы устройства иллюстрирует табл, 5.Согласно табл. 5 в первом такте формирующие элементы 10 групп формируют компоненты первого частичного произведения: а 1 Ь 1, а 1 Ь 2, а 2 Ь 1, а 1 Ьз, а 2 Ь 2, азЬ 1а 1 Ьт-з, а 2 Ьл.а-зЬо-(п), ал-(ь 1)Ь-з, ап-(ь 2)Ьь 4 ал-зЬ 1, а 1 Ьп, а 2 Ьп, аЬ,-(-1), ап-(л 1)Ьь ап(ь 2)ЬапЬ 1 алЬп, а 5 Ьп,., аЬ.(- ), а,. (ь 4)Ьь ал-(ь 5)Ьь 1, ,апЬ, , апЬап.1 Ьп, апЬп, апЬп, апЬп, апЬп, Табл. 5 раскрывает закономерность формирования частичных произведений определенного веса разрядов для первого, второго, (ептп/)1-1)- го, ептп/)-го тактов работы устройства в -м режиме умножения.Для суммирования формируемых компонент частичных произведений и )-м режиме умножения, прии/2, используются основные сумматоры 14 первой, второй, .(и/2-)-й групп и дополнительные сумматоры 15 первой, второй,(п/2-+1)-й групп. Еслии/2, то используются все группы основных 14 и дополнительных 15 сумматоров,Прий/2 устройство работает с сокращенным числом основных 14 и дополнительных 15 сумматоров рупп, причем последние подключаются к 2 п-разрядному регистру 20 результата через сокращающие элементы И ".7 (и/2-1)-й группы и элементы ИЛИ 19 группы. Прии/2 используются только элементы запрета 18 групп для связи суммирующих элементов и элементы ИЛИ 19 группы.Число тактов работы устройства в -м режиме умножения определяется как пl 15 20 25 30 35 40 45 50 55 прии/2 и если и/ является целым числом, Если и/ является дробным числом, тс число тактов работы определяется ка ептл/(11. При 1 и/ " 2 предлагаемое устройство выполняет (-й режим умножения за два такта и служит больше для согласования по числу входов, нежели по времени выполнения операции, которое является дробной величиной,При )=п процесс умножения выпол яется за один такт,В последнем такте работы устройстьа в -м режиме умножения в 2 п-разрядном регистре 20 результата находится результат операции умноженияРассмотрлм рабо 1 у устройства для умножения в и м р-.:;,ле ( -.п), Значения разрядов множимого А и множителя В поступают в устройство через соответствующие входы 23 и 24 разрядов множимого и множителя,Умнокение, как и ввод сомножителей, выполняется за один такт, Процесс формирования частичных произведений в и-м режиме умножения иллюстрирует табл, 5.Для суммирования частичных произведений используются основные сумматор,: ,4 всех групп и дополнительные сумма; орь 15 всех групп, Связь между суммирующими элементами поддеркивают злемен 1 ы запрета 18 всех групп, Результат операции умножения поступает в 2 п-разрядныи регистр 20 результата через элементы ИЛИ 19 группы.Формула изобретения Устройство для умножения, содержащее п-разрядные регистры множимого и множителя (и-разрядность сомножителей), первую группу из (2 п) подключающих элементов И, два полусумматора, первую группу из (2 п) основных сумматоров и 2 п-разрядный регистр результата, выход О- го разряда которого (с)=3, 4, 2 п) соединен соответственно с первым входом О-го основного сумматора первой группы, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем выполнения умножения при вводе и-разрядных сомножителей по )-входам в и-разряднике регистра множимого и множителя (=1, 2.п), введены два и-разрядных кольцевых регистров сдвига, (п) элементов И. и фиксаторов режима работы, (п) элементов запрета; две группы из и элементов И - ИЛИ, и/2 группы из ) формирующих элементов =4, 12, 4 п) (и/2-2) группы из 1 направляющих элементов ИЛИ (1=4(п)12, 4), (и/2-2) групп из 1 подключающих элементов И, (2 п) подключающих элементов первой группы, (и/2-1) групп из 9,подключающих элементов ИЛИ (9=4(п 16581463), 12, 4), два основных сумматора первой группы, (и/2-2) групп из Ь основных сумматоров (Ь=2 п,14, 1 О, 6), (и/2) групп из К дополнительных сумматоров (К=2 п, 2 п-б, 2 П, 10, 6, 3), (и) полусумматора, (и/2-1) групп из гп сокращающих элементов И (ттт=.2 п, , 8, 4), (и/2-1) групп из гп элементов запрета и группу из (2 п) элементов ИЛИ, причем первый управляющий вход устройства соединен с входом первого разряда первого п-разрядного кольцевого регистра сдвига и первыми входами первого элемента И и первого фиксатора режима работы, первый вход р-го элемента И, кроме первого элемента И, соединен соответственно с выходом (р)-го элемента И. инверсный выход р-го фиксатора режима рабаты (р=1, 2, ., и) соедиесоатветственга с вторым входом р-го элемента И и прЯ 1 ым ВХОДОМ Р-ГО ЭЛЕМЕНта ЗВПРЕта, ИВЕРСЫИ вход которого соедиен с.асзГВЕСзвенна С инверсным выходом (р 1)-са фиксэтсра режима работы, вход кагора. а саеде соответственно с выходом р га Яламенз И первые входы р-х групп Вадов эле 1 езтстс И - ИЛИ первой и Втароирусп абьедипь И СОЕДИНЕНЫ СаатвтСтВЕа С ВЫХОД л" Р-О элемента запрет;з трвьь ха,;ы д )р,)п ВХОДОВ элемс тав И с1, );,с:) ГрупГт Обьедин ы;1 )ад д ьиз, НЫМ ВЫХОДОМ П-Га )т)КСтт",)Э К)л 1 . С: З ты Вторые ВхОды -хру, з , элемента И- ИЛИ авс выходом пер;зага р,ззрял -р, зг; Г кольцевого регистр сдси, Вы ) В разряда которого:осди ен с,;),гд,с ми вторыми входамих, )уг .,;:, рс входов третьей и четлертаиг у, г В второго злеменга И Из"к ,с," ь)зй );увторыми входами треласти;, ) нзд,а входов третьего злемен)а И 1)")1группы вход(епсп/Ц)- а )дз,)Дар- рядного кольцевоа рег ссра сг,в)1 е (Гц ептп/4 - целая часть чис,л) саедис.епат ВЕтСтВЕННО С ВтаРЫМ ВХОДОМ ПГВЕПтай группы входов второа элемента И-ИЛИ первой групп, и Вторыми Вхсздалт 1 ерсзайи-й Групп входов(еп 1 п/41-1-гсз э гмета И - ИЛИ первой группы торой вх.)д от), ;и группы входов Второго элема;а,"1, .1)1 первой грус)пы и Втс)рые гзх; , ),з. и групп входов (ептп,3;-1)-, О эл м;т;, ИЛИ первой группы обьед. исаеди:,с ны соответственна с зыхадзл 1, з т )/3 з 1-Г,. разряда перваО г)-разряда Гаол ьце с: а регистра сдвига,ыхад (е)п/21 т)-а р"з ряда когорого соедие с Втарсзл . сс,.,ат, гервой и и-й груд Входаз (еп".г 2 зт) Г: элемента И-ИЛЛ первой групг)- Втар,). входом второй труппы;,ха аГ." Ва;а э мента И -ИЛИ второй группы, второй вход второй группы входов второго элемента ИИЛИ второй группы обьединен с вторыми входами первой и и-й групп входов 5 (ептп/2+2)-го элемента И-ИЛИ первойгруппы и соединен с выходом ептп/2-2) го разряда первого п-разрядного кольцевого регистра сдвига, выход (епт 2 П/Э+1)-го разряда которого соединен с вторыми вхо дами первой и и-й групп входов(епт 2 п/3+1)-го элемента И-ИЛИ первой группы и вторым входом третьей группы входов первого элемента И-ИЛИ второй группы, второй вход третьей группы входов 15 второго элемента И - ИЛИ второй группыабьединен с вторыми входами первой и и-й групп входов (епт 2 п/32)-га элемента ИИЛИ первой группы и соединен с выходом (апт 2 п/32)-го разряда Г)ервого и-разряд ного кольцевого регистра сдвига соответстВенна, выход (п 1)-га разряда первого и-р;ззряднаа кольцевого регистра сдвига саадиен с вторыми Входами первой и и-й -рупп Входов (и)-а элемента И ИЛИ пер Вай группы и Вторьл Входом (и)-й группывходов ептт/2 1) га элемента И ИЛИ втораи Групп 1, Быкс 1 и0 рдзрядл перВОГО иразр д тога ка;,ц сза а ретра сдс;тг,", , сьднен,. в,а,)ымс кодами )арВГ)й и и-й .), р ):) ,КСС) С ГЬ )Е 1 ЕНЗ ", С 1 Л )т",ГеО;и,ас); птп,2 . Га элем")лИз, 1 ер 1ау 1 п ) . ,:)ь"Входаи пер):ОЙ .; и - йру )СзХОЕВ ПЕрвн) Га З 1 Е Га ", ИЛ 4 В;,- зай гр)1)ы, в с)рые Вход ге: 1 с и-й 4 с) ходов вгзсаа элслета И Х)ЛИ Второ Грудды Обь диеы с отары 1 Входал Г 1-1) й ру;дь ВХОДОВ(ЕтП/21 2)-Га ЭЛОМЕ - а 1,;Г 1 И первой группы и соединеы с ь аде)м второго разряда второго и-разряд )а каг)ьцееа;о регис.тра сдвига. Выход), ,3,-Га элемента И- ИЛИ Второй Группыабт,",);ены с: Вторы,1 входом третьей груп адов и-га эла"1 ета И 1 ЛИ пер;ой 55 Гр)пы и соединены с Выходам ептп,3-гоЗа,;ЯД тОРОГО П)-РЭЗРЯДНОГО каЛЬЦЕВОГазгЯРз сдвига. Вьход (етп/2 1), а РазРЯДД КО.ЭРОГО:ОЕДИЕН С ВтаРЬ)М ХСДаМИ и;отой и;,: групг: входов е:;сп,2 т,-1)-га элел;-.;с И - ИЛИ Гторай руппь и зтары,1 Вкадом второй группы входов (п)-го элемента И - ИЛИ первой группы, вторые входы первой и и-й групп входов ептп/2-го элемента И - ИЛИ второй группы объединены с вторым входом второй группы входов и-го элемента И - ИЛИ первой группы и соединены с выходом ептп/2-го разряда второго и-разрядного кольцевого регистра сдвига, выход епт 2 п/3-го разряда которого соединен с вторыми входами первой и и-й групп входов еп 12 п/3-го элемента И - ИЛИ второй группы и вторым входом третьей группы входов (и)-го элемента И - ИЛИ второй руппы, второй вход четвертой группы входов (и)- го элемента И - ИЛИ второй группы объединен с вторыми входами первой и и-й групп входов (епт 3 п/4-1)-го элемента И- ИЛИ второй группы и соединен с выходом (ептЗп/4-1)-го разряда второго п-разрядного кольцевого регистра сдвига соответственно, выход (и)-го разряда второго и-разрядного кольцевого регистра сдвига соединен с вторыми входами 1-х групп входов, кроме входов третьей и четвертой групп входов, (и)-го элемента И-ИЛИ второй группы и вторыми входами третьей и четвертой групп входов (и)-го элемента И - ИЛИ второй группы, вторые входы 1-х групп входов и-го элемента И - ИЛИ второй группы соединены с выходом и-го разряда второго п-разрядного кольцевого регистра сдвига, третьи входы первых групп входов элементов И - ИЛИ первой группы, третьи входы вторых групп входов первых ептп/2 элементов И - ИЛИ первой группы, третьи входы третьих групп входов первого, третьего, соответственно, (епт 2 п/3-1)-го элементов И - ИЛИ первой группы, третьи входы четвертых групп входов первого, третьего, соответственно, (еп 12 п-1)-го элементов И - ИЛИ первой группы, третьи входы пятых групп входов первого, четвертого, соответственно (еп 14 п/5-2)-го элементов И - ИЛИ первой группы, соответственно, третий вход и-группы входов первого элемента ИИЛИ первой группы объединены и соединены с входом первого разряда множимого устройства, третьи входы третьих групп входов второго, четвертого, соответственно еп 2 п/3-го элементов И - ИЛИ первой группы, третьи входы четвертых групп входов второго, четвертого, соответственно еп 12 п/4-го элементов И-,ИЛИ первой группы, соответственно, третий вход п-й группы входов второго элемента И - ИЛИ первой группы объединены и соединены с входом второго разряда множимого, третьи входы четвертых групп входов (епт 2 п/4+1)-го, епК 2 п/4+3-го, соответственно, (и)-го элементов И-ИЛИ первой группы, третьи вхо 101520 25 30 третьи входы четвертых групп, входов вто рого, четвертого, соответственно, епт 2 п/4 го элементов И - ИЛИ второй группы. третьи входы пятых групп входов второго четвертого, соответственно, епт 2 п/5-го элементов И - ИЛИ второй группы, третий вход и-й группы входов второго элемента И-ИЛИ второй группы объединены и соединены с входом второго разряда множителя, третьи входы третьих групп входов (ептп/3+1)-го ептп/3+3)-го, второго элементов И-ИЛИ второй группы, третьи входы четвертых групп входов (епс 2 п/4+1)-го, (епт 2 п/4+3)- го второго элементов И - ИЛИ второй группы, третьи входы пятых групп входов (ем 2 п/5+2)-го. епт 2 п/5+5)-го второго элементов И - ИЛИ второй группы, третий вход и-й группы входов (и)го элемента И-ИЛИ второй группы объединены и соединены с входом (и)-го разряда множителя, третьи входы вторых групп входов последних ептп/2 элементов И - ИЛИ второй группы, третьи входы третьих групп входов (епсп/3+2)-го, (ептп/3+4)-го соответственно, п-го элементов И - ИЛИ второй группы, третьи входы четвертых групп входов (епс 2 п/4+2)-го, (епс 2 п/4+4)-го, соответственно, и-го элементов И - ИЛИ второй груп 40 45 50 55 ды пятых групп входов (епт 4 п/51)-го, (еп 1 4 п/53)-го, соответственно. (п)-го элементов И- ИЛИ первой группы, соответственно, третий вход (и)-й группы входов (п)-го элемента И-ИЛИ первой группы объединены и соединены с входом (и)-горазряда множимого, третьи входы вторых групп входов последних еп 1 п/2 элементов И - ИЛИ первой группы, третьи входы третьих групп входов последних еп 1 л/3 элементов И - ИЛИ первой группы, третьи входычетвертых групп входов (епс 2 п/4+ 2)-го (епт 2 п/4 + 4)-го, соответственно, и-го элементов И - ИЛИ первой группы, третий входи-й группы входов п-го элемента И-ИЛИ первой группы обьединены и соединены с входом и-го разряда множимого. третьи входы первых групп входов элемен гон И - ИЛИвторой группы, третьи входы вторых групп входов первых епсп/2 элементов И-ИЛИ второй группы, третьи входы третьих групп входов первых ептп/3 элементов И - ИЛИ второй группы, третьи входы четвертых групп входов первого, третьего, соответстве н н о, (е и 12 и /4-1)- го э л е м е н то в И- ИЛ И второй группы, третьи входы пятых групп входов первого, третьего, соответственно (епт 2 л 5-1)-го элементог И-ИЛИ второй группы, трегий вход и-й группы входов первого элемента И. ИЛИ второй группы объединены и соединены с входом первого разряда множителя,пы, третьи входы пятых групп входов (епт 2 п/5)+3)-го, (епт 2 п/5+6)-го, соответственно, п-го элементов И-ИЛИ второй группы, третий вход и-й группы входов и-го элемента И - ИЛИ второй группы объединены и соединены с входом и-го разряда множителя, выходы 1-х элементов И-ИЛИ первой группы соединены соответственно с входами установки в "0" 1-х разрядов и-разрядного регистра множимого, выходы 1-х элементов И-ИЛИ второй группы соединены соответственно с входами установки в "0" 1-х разрядов п-разрядного регистра множителя, первые входы 1-х формирующих элементов каждой группы соединены с инверсным выходом 1-го разряда и-разрядного регистра множимого, инверсный выход (и/2-В+1)-го разряда и-разрядного регистра множителя (8=1, 2, , п/2) соединен соответственно с вторыми входами 1 к 1-х формирующих элементов К-й группы, инверсный выход(п/2+В)-го разряда и-разряд 1 ного регистра множителя соединен 11 соответственно с вторыми входами Р 4-х формирующих элементов й-й группы, (Р 4= .= 3+ 4)/4 - 33+ 4)/2 - 2, ,1), вторые входы РЗ-х формирующих элементов Р-й группы соединены с инверспы.и выходами соответствующих разрядов и разряд ного регистра множителя (РЗ 11 Я 2 1)41/2 3 О + 4)/4 . 4, в торы;, икеда Г.2формирующих элементов Р-й г 1 пы соединены с инверсными выходами соответствующих разрядоз п-раз.лдного регистра множителя (Р 2 1 41, 4/) 4)/4+ 2, ,Д + 4/2 - 2), выход перво 0 формирующего элемента первой группы соединен с первыми входами первого по - усумматора, первого подключаю. е. элемента И (и/2-1)-й группы и первь:ми входами (1/2-1)-х направляющих элементов ИЛИ каждой группы, выход третьего;5 ормирующего элемента первой группы соединен с первыми входами третьего допо юельного сумматора первой группы, второго подключающего элемента И (и/2-1)-й группы и т/2-х направляющих элемснтов ИЛИ каждой группы, выход второго Формирующего элемента первой группы соединен с вторым входом третьего дсполни;ельного сумматора первой группы, первыми входами третьего подключающе.о элемента И (и/2-1)-й группы (1/2+1)-х направляющих элементов ИЛИ каждой группы, выход четвертого формирующего элемента первой группы соединен с первыми входами третьего полусумматора, четвертого подключа.ощего элемента И (и/2-1)-й группывходами (1/2+2)-х направляющих элементов ИП 11 каждой группы, выход первого формирующего элемента з-й группы, (з=2, 3, и/2) соединен соответственно с первым входом 5первого основного сумматора ц-й группы (ц=п/2-1, и/2-22, 1) с первым входом первого подключающего элемента И ч группы (ч=п/2-2, п/2-3, , 2, 1) с первым входом 11-го направляющего элемента ИЛИ ч-й группы, (11=1, 5, 9, ., 2 п - 11), выход +4)/2- 1)-го формирующего элемента Я-й группы соединен соответственно с первым входом второго основного сумматора ц-й руппы, с первым входом второго подключающего 15элемента И ч-й группы, с первым входом 12-го направляющего элемента ИЛИ ч-й группы (т 2=2, 6, 10, ,2 п), выход второго формирующего элемента з-й группы соединен соответственно с вторым входом второго основного сумматора ц-й группы, с первым входом третьего подключающего элемента И ч-группы, с первым входом тЗ-го направляющего элемента ИЛИ ч-й группы, (сЗ=З, 7, 11, , 2 п), выход 1)+4)/2-го формирующего элемента Я-й группы соединен соответственно с входом третьего основного сумматора ц-й группы, с первым входом четвертого подключающего элемента И ч-и группы, с первым входом 4 о направляющего элемента ИЛИ ч-и ЗС группы (тл. 4, 8, 12, , п), вьход третьегоормирую.цего злекента з-й груп" ы соеди, н с первым входом первоо под,ючаюш",о элемента ИЛИ ц-и руппьц с в.;одом т 5-го направляющего элемента ИЛИ -й группь: (15=-5, 9, 1;с 2 п), вь:хо(ЗД 1) 4- 1 53) то Формирующего элемент; з-й группы соединен соответственно с первым входом /2-го подключающего элемента ИЛИ р-й группы и первым еодом 1/2-го направляю Сщего элемента ИЛИ -иоуппь, выход 11-л 1/4-го Формирующего элемента з-й группы соединен соответственно с первым входом (1/2 -1)-го подключающего элемента ИЛИ ц-й группы и входом (1/2+1)-го направляющего элемента ИЛИ ч-й группы, выход 45, яющего элемента ИЛИ ч-й группы, выход й 44+1)-го формирующего элемента з-й группы соединен соответстве но с первым входом (т/2+3)-го подключающего элемента 55ИЛИ р-й группы и, первым входом (1/2+3)-го награвлл,ощего элемента ИЛИ ч-й группы, выход +41/2)-3)-го формирующего элемента з-й группы соединен соответственно с первым входом 1-го подключающего элемента