Устройство для извлечения квадратного корня

СОЕОЗ СОВЕТСКИХСОЦИЛЛИС 1 ИЕЕСКИХРЕСПУБЛИК СУДАРСТВЕННЫИО ИЗОБРЕТЕНИЯМ И ГКНТ СССР МИТЕТОТКРЫТИЯМ ПИСАНИЕ ИЗОБРЕТЕН СКОМУ СВ ЛЬСТ А 2 ческии институт Попов и И,ф, Ти во СССР 2, 03.01.8 ИЗВЛЕЧЕ я к вычислител спользовано и ющих специал ных устройств ельных систе авления, формилементье 13 и 14 пульсов элемен 24 -32, триггеры ига Коммутатор 36. элементы И им обр ед ычисляемои за ва реежим" озможн ье по входуежим" и "о я вра. ществ центраасовой щение некарто трелки.ходы ус отиврвый и т те етстсос(54) УСТРОЙСТВО ДЛЯКВАДРАТНОГО КОРНЯ(57) Изобретение относитсной технике и может быть ипостроении быстродействзированных вычислительинформационно-измери Изобретение относится к вычислительной технике, может быть использовано при построении быстродействующих специализированных вычислительных устройств и информационно-измерительных систем и является усовершенствованием устройства по авт. св. еч. 1569827,Цель изобретения - расширение класса решаемых задач за счет возможности извлечения квадратного корня из суммы и разности двух чисел,На фиг. 1 представлена структурная схема устройства; на фиг, 2 - блок управления; на фиг. 3 - схема коммутатора,Устройство содержит накапливающий сумматор 1, первый 2 и второй 3 сумматорывычитатели, первый 4 и вгорои 5 регистры сдвига, группу 6 элементов ИЛИ, первую 7, вторую 8 и третью 9 группы элементов И,А 2, 1658150 А 2юл С 06 Г 7/552 Целью изобретения является расширение класса решаемых задач эа счет возможности вычисления корня из суммы и разности чисел, Поставленная цель достигается тем, что в устройство для извлечения квадратного корня введен коммутатор, первый и второй входы котороо соединены соответственно с первым и шестым выходами блока управления, третий вход является входом управления режимом работы устройства, первый выход коммутатора подключен к установочному входу накапливающего сумматора, первый и второй управляющие входы которого соединены с вторым и третьим выходами коммутатора соответственно, вторая группа информационных входов накапливающего сумматора соединена с информационными входами второго регистра сдвига, 3 ил. коммутатор 10, блок 11 упр рователь 12 импульсов, э задержки, генератор 15 им ты ИЛИ 16-23, элементы И 33 и 34 и регистр 35 сдв (фиг 3) содержит триггер 37-39 и переключатель 40Устройство работает с зом,В зависимости от видвисимости в устройствежима работы. задаваемыекоммутатора 10: "прямойный режим",В прямом режиме осекоторого вектод вых координатс При подаче нав тройства величивенно на выходе получают величину У=щ 6 : Х , При подаче иа ати входы величин (Х+0,25) и(Х,25) на выходе получается величина У =1 М. 5В "обратном режиме" осуществляется вращение вектора вокруг центра декартовых координат по часовой стрелке, При подаче на первый и третий входы устройства величин Е и Х соответственно на выходе 10 получают величину У=-= 2 + ХгПосле установления на входе "Режим" соответствующей информации устройство работает следующим образом, В том случае, если переключатель 40 зафиксирован в положении, соответствующем "прямому режиму",триггер Зб устанавливается в нулевое состояние, открывая сигналом с инверсного входа элемент И 39, Если триггер 36 установлен в единичное состояние (побратный режим"), открываются элементы И 37 и 38,Сигнал, определяющий начало цикла вычислений, по входу "Пуск" поступает на формирователь 12 импульсов блока 11 управления. Формирователь 12 импульсов вырабатывает стандартный импульс, который поступает на седьмой выход блока 11 управления и обеспечивает обнуление накапливающего сумматора 1, первого и второго сумматоров-вычитателей 2 и 3. Сигнал с выхода формирователя 12 импульсов, кроме того, задерживается первым элементом 13 задержки на интервал времени, несколько превышающий длительность импульса, формируемого формирователем 12 импульсов. Таким образом, импульс, появляющийся на выходе первого элемента 13 задержки, обеспечивает возведение первого триггера 33 в единичное состояние, а 40 также занесение исходной информации, Величина 2(или Х+0.25) заносится в накапливающий сумматор-вычитатель 2, величина Х (или Х,25) заносится во второй регистр 5 сдвига, а в первый регистр 4 сдои га заносится значение Н = 2", где и - разрядность регистров, Кроме того, импульс с выхода первого элемента задержки в случае "обратного режима" проходит через открытый элемент И 37, обеспечивая занесение 50 величины Х в накапливающий сумматор 1. Импульс с выхода первого элемента 13 задержки поступает через первый элемент ИЛИ 16 на синхровход регистра 35 сдвига, обеспечивая запись единицы в его младший разряд, Импульсы с выхода генератора 15 импульсов начинают поступать через открытый первый элемент И 24 на управляющий вход регистра 35 сдвига, обеспечивая продвижение единицы по всем его разрядам, Первый из сигналов, формируемый на первом выходе регистра 35 сдвига, поступает на управляющий вход второго регистра 5 сдвига и обеспечивает сдвиг величины Х на разряд влево с целью анализа ее очередного разряда.На втором сумматоре-вычитателе 3 формируется оценочная функция Е, знак которой определяет порядок вычислений. При этом устройство работает следующим образом, Если старший разряд величины Х равен единице, то импульс с второго выхода регистра 35 сдвига через открытый второй элемент И 25 и третий элемент ИЛИ 18 поступает на десятый выход и через четвертый элемент ИЛИ 19 - на одиннадцатый выход блока 11 управления, Указанные сигналы обеспечивают подсуммирование к содержимому второго накапливающего сумматора-вычитателя 3 величины Н, поступающей через открытую первую группу элементов И 7, Импульс с третьего выхода регистра 35 сдвига через открытый третий элемент И 26 поступает на восьмой выход и через четвертый элемент ИЛИ 19 - на одиннадцатый выход блока 11 управления. Эти сигналы обеспечивают подсуммирование к содержимому сумматора-вычитателя 3 удвоенной величины в накапливающемсумматоре 1, поступающей со сдвигом на разряд влево через третью группу элементов И 9 и группу элементов ИЛИ б. Импульс с четвертого выхода регистра 35 сдвига через открытый четвертый элемент И 27 поступает на первый вход коммутатора 10, При этом в случае "прямого режима" указанный импульс, проходя через открытый элемент И 39 поступает на третий выход коммутатора 10 и обеспечивает подсуммирование к содержимому накапливающего сумматоравычитателя 1 величины Н, поступающей с первого регистра 4 сдвига, В случае "обратного режима" сигнал с первого входа коммутатора 10 через открытый элемент И 38 поступает на второй выход коммутатора 10, обеспечивая режим вычитания величины Н, поступающей с первого регистра 4 сдвига из содержимого накапливающего сумматора 1, Если старший разряд величины во втором регистре 5 сдвига равен нулю, то второй, третий и четвертый элементы И 25-27 закрыты и указанные операции нв производятся.Импульс с пятого выхода регистра 35 сдвига через третий и четвертый элементы ИЛИ 18 и 19 поступает соответственно нв десятый и одиннадцатый выходы блока 11 управления, обеспечивая подсуммирование к содержимому накапливающего сумматора-вычитателя 3 величины Н, 1658150Далее анализируется знак оценочной функции, Сигнал с шестого выхода регистра 35 сдвига через шестой элемент ИЛИ 21 поступает на управляющий вход второго триггера 34, на информационный вход которого поступает сигнал с выхода старшего разряда сумматора-вычитателя 3. При этом второй триггер 34 устанавливается в единичное состояние (Р 0) или в нулевое состояние(Г 0).В случае, если РО, то сигнал высокого уровня с инверсного выхода второго триггера 34 открывает седьмой и девятый элементы И 30 и 32. Импульс с шестого выхода регистра 35 сдвига через открытый седьмой элемент И 30 поступает на двенадцатый выход и через пятый элемент ИЛИ 20 - на девятый выход блока 11 управления, что обеспечивает вычитание из содержимого сумматора-вычитателя 3 удвоенной величины в накапливающем сумматоре-вычитдтеле 2, поступающей со сдвигом нд разряд влево через вторую группу элементов И 8 и группу элементов ИЛИ б. Импульс с седьмого выхода регистра 35 сдвига, поступая через открытый девятый элемент И 32 инициирует операцию вычитания из содержимого первого сумглаторд-вьчитдтеп я 2 ве личины Н, поступающей с пн;.нрегистра 4 сдвига,Если ЕО, то сигнал высокого уровня с прямого выхода второго триггера 34 открь- вает пятый, шестой и восьмой эп.мс;-ь И 28, 29 и 31, Импульс с шестого вьходд,егистра 35 сдвига через седьмой элемен г ИЛИ 22, открытый шестой элемент И 29 и чтг ертый элемент ИЛИ 19 поступает нд одиннадцатый выход и через пятый элемент ИПИ 20 - на девятый выход блока 11 управления Эти сигналы обеспечивают подсуммировдние к содержимому суммэторд-вычитат;ля 3 удвоенной величины в накапливающем сул 1- маторе-вычитателе 2, поступающей со сдвигом на разряд влево через вторую группу элементов И 8 и группу элементов ИЛИ б Импульс с седьмого выхода регисгра 35 сдвига, поступая через восьмой эпеглент ИЛИ 23 и открытый восьмой элемент И 31, инициирует операцию суммиоонания содержимого накапливающего сумматора-вычитателя 2 и величины Н, поступающей с первого регистра 3 сдвигаЕсли после выполнания указанных операций знак оценоной Фукцли Е оказывается отрицательным, то второй тригор 34 с появлением импульса с восьмого выхода регистра 35 сдвига на его управляюч;ем входе устанавливается в единичное ссстояние При этом открывается пятый, шестсй и восьмой элементы И 28, 29 и 31 Илпульс5 10 15 20 25 30 35 40 45 50 55 восьл 1 ого выхода регистра 35 сдвига через открытый пятый элемент И 28, а также через третий и четвертый элементы ИЛИ 18 и 19 посугае 1 соответственно на десятый и одиннадцатый выходы блока 11 управления, обеспечивая подсуммирование к содержимому накапливающего сумматора-вычитателя 3 величины Н. Импульс с девятого выхода регистра 35 сдвига через седьмой элемент ИЛИ 19 поступает на одиннадцатый выход и через пятый элемент ИЛИ 20 - на девятый выход блока 11 управления, Эти сигналы обеспечивают подсуммирование к содержимому накапливающего сумматоравычитателя 3 удвоенной величины в накапливающем сумматоре-вычитателе 2, поступающей со сдвигом на разряд влево через вторую группу элементов И 8 и группу элементов ИЛИ б Импульс с девятого выхода регистра 35 сдвига, поступая через восьмой элемент ИЛИ 23 и открытый восьмой элемент И 31, инициирует операцию суммирования содержимого накапливающего сумматора-вычитдтеля 2 и величины Н поступающей с первого регистра 4 сдвига,Импульс с девятого выхода регистра 35 сдвига осу,цествляет сдвиг на разряд влево содержимого накапливающего сумматоравычитдтеля 3 влево и;ервого регистра 4 сдвига вправо, т е Г -Г 2, Н=Н 2 Первый регистр 4 сдвиг а имеет один допплнитель ный младший разряд 1 аличие единицы в : в ,том разряде свидетельствует о рднечстве Ни следовательно о;днершении вьчислений При этом сигнал с младшего разряда первого регистра 4 сдвига поступает через второй эпелнт ИЛИ 17 нд Р-вход первого риггерд 33, устанавливая его в нулевое состояние Нд этом вь:числения здкдччивают.я, д реупьтдт вычислений У снимается с информационных выходов накапливающего с, мматорд-вычитдтеля 2В противном случае ,- м 0) импульс г, десято.о выхода регистра 35 сдвига через второй эпел 1 ент 14 задержки и первый:пег ент ИЛИ 16 поступает чсигхролход реги. стра 35 сдвига обеспе ивдя здпис единицы в его младший разряд Далее весь основнои цикл вьчислении повторяется до г опучения равенства Н= 0 Очевидна. то число таких циклов определяетвеличиной п - разрядностью регистров и с,ммдторовТаким образом. предлагаемое ус 1 рсигт во облддде 1 не только большили по сравне нию с известным Фучкционапьньми возл" ожчостями но и обеспечивает мичи мальню погре вчость вычисления лвадрдтного корня в пределах младшего разсяда результатаФормула изобретенияУстройство для извлечения квадратного корня по авт, св. М 1569827. о т л и ч а ющ е е с я тем, что, с целью расширения класса решаемых задач за счет возможно сти извлечения квадратного корня из суммы и разности двух чисел, в него введен коммутатор, первый и второй входы которого соединены с первым и шестым выходами блока управления соответственно, а третий вход 10 является входом управления режимом устройства, первый, второй и третий выходы коммутатора подключены соответственно к установочному входу и первому и второму входам управления накапливающего сум матора, вторая группа информационных входов которого подключена к информационному входу второго регистра сдвига, при чем коммутатор содержит переключатель триггер и с первого по третий элементы И, выходы которых являются одноименными выходами коммутатора, первый и второй установочные входы триггера соединены с соответствующими выходами переключателя, вход которого является третьим входом ком. мутатора, прямой выход триггера соединен с объединенными первыми входами первого и второго элементов И, второй вход первого иэ которых является первым входом коммутатора, второй вход которого подключен к объединенным первому входу третьего элемента И и второму входу второго элемента И, второй вход третьего элемента И соединен с инверсным выходом триггера.