Устройство для определения очередности поступления (е+1) цифровых сигналов

(5)5 6 06 Р 1/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ нала (А 1, А 2, АЗ). удем считать уроине э)ого сигная си нала будем ровня логическоуровень логичеких определений если логическое уется позже, чемА 2" АЗ="1",и 3 ф А 2 АЗ="1",Пусть в группе три сиг Отсутствием сигнала б вень логического нуля на ш ла. Моментом поступлени считать момент перехода у го нуля на шине сигнала в ской единицы. С учетом та можно утверждать, что уравнение А 4 = "1" формир логическое уравнение А 1 раньше, чем А 1 А 2+ А 1 А то А 4 поступает вторым)ает треть случаях ус оскольку А ервым ил ту устроисттов очередялов.с ва. АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРМ 1084796, кл. С 06 Е 11/00, 1982. Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах первичной обработки информации в микропроцессорных диагностических системах реального времени.Цель изобретения - расширение функциональных возможностей формирования кодов всех размещений.На фиг, 1 приведена структурная схема устройства; на фиг. 2 - пример кодирования вершин графа очередности поступления четырех цифровых сигналов для всех 64 вариантов.Устройство содержит каналы 1-4, в каждом канале сумматор 5, элементы ИЛИ 6 - 8, элементы И 9-11, элементы И-ИЛИ 12-14, триггеры 15-24, элементы И 25-38, группу выходов 39 устройства, кроме того, информационные входы А 1-А 5 устройства.Устройство рабо) ает следующим образом, Если три сигнала А 1, А 2 и АЗ поступают в любом порядке и неодновременно, то существует четыре варианта поступления сигнала А 4; А 4 - первый; А 4 - второй; А 4 - третий; А 4 - четвертый.(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОЧ ЕРЕДНОСТИ ПОС УПЛ ЕНИЯ (Е ф 1) ЦИФРОВЫХ СИГНАЛОВ(57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет формирования кодов всех размещений, Устройство содержит каналы, а в каждом канале - элементы И, элементы И - ИЛИ, ИЛИ, сумматоры. Сохраняя рекурсивность структуры, устройство имеет воэможность наращивать разрядность до любого количества входных сигналов. 2 ил. Если А 4 = "1" форм ру яА 1 А 2А 1 АЗ+ А 2 АЗ: "1чем А 1 А 2АЗ = "1", то А 4 постуим. В двух оставшихся крайнихловие существует только одно, ив этих случаях поступае) или ппоследним.Рассмотрим детально рлбова для случая некоторых варианности поступления входных сиОписание состоя ни 1 ус НиВ момент ТО (исходное состояние) на шинах входных сигналов имеем уровень логического нуля: А 1 = А 2 = АЗ = А 4 = О.В момент Т 1 получаем А 4 = "1", Триггеры 18 и 20 устанавливаются в "1". Только для элемента И 30 имеем на всех входах "1". На шине 1 А 4 получаем "1", т.е. активируется внутриканальный вход с весом 16 сумматора 5.3, На остальных шинах 2 А 4- ЗА 4 = 4 А 4="0". В каналах 1, 2 и 4 состояние, как в момент ТО. Общее состояние устройства в омент Т 1: закодирована последовательность А 4 из одного входного сигнала.В.момент Т 2 получаем АЗ = "1" и сохраняется А 4 = "1".В канале 3 триггер 18 переходит в режим хранения состояния "1", установленного в момент Т 1. На шинах 2 А 4=3 А 4 =4 А 4= ; - "0", 1 А 4 - "1". В канале 2 триггеры 16 и 17.3 олько для элемента И 27 на всех входах "1". 4 а шине 2 АЗ получаем "1", т.е. активируется нутриканальный вход с весом 5 сумматора 5 2,В каналах 1 и 4 состояние, как в момент ТО. Общее состояние устройства в момент Т 2; закодирована последовательность А 4 АЗ из двух сигналов.В момент ТЗ получаем А 4 = "0", А 2 = "1" и сохраняется АЗ = "1". В канале 3 триггеры 18, 19 в "0". Триггер 20 имеет на обоих выходах "1". В каналах 2 триггеры 16 и 17. На входах только одного элемента И 27 все сигналы равны единице, поэтому 2 АЗ=ЗАЗ= = "0" и 1 АЗ = "1", т.е. активируется внутриканальный вход с весом 5 сумматора 5,2, В канале 1 триггер 15 устанавливается в "1".5 На входах элемента 25 все сигналы равныединице, поэтому имеем 1 А 2= "1" и 1 А 1 = - -2 А 2 = "0", активируется внутриканальный вход с весом 2 сумматора 5.1, т.е. закодирована последовательность АЗА 2 из двух сиг налов.Для расшифровки кодов последовательностей сигналов приводится диаграмма на фиг. 2. 15 .Формула изобретенияУстройство для определения очередности поступления (Е + 1) цифровых сигналов по авт.св. М 1084796, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ ных возможностей устройства путем формирования кодов для всех размещений, в устройство введены в каждый канал дополнительный элемент И, выход которого соединен с дополнительным входом сум матора канала, первый вход дополнительного элемента И соединен с прямым выходом первого триггера канала, второй вход дополнительного элемента И и дополнительные входы .остальных элементов И 30 каждого канала соединены с дополнительным информационным входом устройства.(Риг. РСоставитель М,Кудряшеа Редактор Л,Веселовская Техред М.Моргентал Корректор М,Максимишинец Заказ 2053 Тираж 420 Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж-Э 5, Раушская наб., 4/5Производственно. издательский комбинат "Патент", г. ужгород, ул.Гагарина, 101