Устройство для сопряжения источника и приемника информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 6 Г 13/О ИСАНИЕ ОБР Е Изобретеной технике,пряжения ЭВиспользованной памяти,Целью иние аппарату ние относится к выв частности к устрМ с абонентом, ио в качестве устрой ислительиствам соможет быть тва буферобретения являерных затрат,к ащелена блок-схема устнкциональная схема ОСУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР М 1277124, кл. О 06 Р 13/00, 1986.Авторское свидетельство СССР М 1309032, кл. 8 06 Г 13/00, 1985, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике, в частности к устройствам сопряНа фиг. 1 представройства; на фиг. 2 - фублока управления.Устройство (фиг, 1) содержит блок 1 управления, счетчик 2 чтения, счетчик 3 записи, первую 4 и вторую 5 группы элементов И, первый 6 и второй 7 элементы задержки, группу элементов ИЛИ 8, блок 9 памяти, вход 10 синхроимпульсов чтения устройства, вход 11 "параллельного режима" работы устройства (синхросигналы записи и чтения расположены произвольно один относительно другого), вход 12 "последовательного режима" работы устройства (синхросигналы записи и чтения разнесены во времени и не совпадают один с другим),а 9 Я 3.пн 1656545 А 1 жения ЭВМ с абонентом, и может быть использовано в качестве устройства буферной памяти. Целью изобретения является сокращение аппаратурных затрат, Цель достигается тем, что в устройство, содержащее блок памяти, счетчик чтения, счетчик записи, два элемента задержки, коммутатор адреса, включающий две группы элементов И и группу элементов ИЛИ, и блок управления, включающий синхронизатор, триггер управления и два элемента И, в блок управления введены два элемента И, триггер режима и два элемента ИЛИ. 2 ил. вход 13 синхроимпульсов записи и информационный вход 14 устройства, входы 15 - 18 и выходы 19 - 22 блока 1, информационный выход 23 устройства, контрольные выходы 24 и 25 записи и чтения устройства, Я Элементы И 4 и 5 и элементы ИЛИ 8 образуют коммутатор адреса,Блок 1 управления (фиг. 2) содержит д триггер 26 режима, третий 27, первый 28, (Ь второй 29 и четвертый 30 элементы И, синх- (Л ронизатор 31, первый 32 и второй 33 эле- О менты.ИЛИ, триггер 34 управления. (ЛУстройство работаетследующим образом. фПо включении питания в устройстве вы- у рабатывается сигнал "Начальный сброс", который устанавливает в исходное состояние (нулевое) триггер 26, т.е, устройство настроено на последовательный режим работы, когда синхросигналы записи и чтения не совпадают во времени один с другим, и счетчики 2 и 3, По нулевому состоянию контрольных выходов записи 24 и чтения 25 абонент блокирует выдачу синхросигналов чтения на вход 1 О устройства, а ЭВМ может5 10 15 20 25 40 50 55 производить запись информации в блок 9памяти.При появлении на входе 14 информационного слова параллельным кодом на вход13 приходит сигнал записи, который поступает в блок 1, где формируются разрешающий сигнал, который с выхода 21, подключает счетчик 3 записи к адреснымвходам блока 9 памяти, и тактовый сигналзаписи, который с выхода 22 записываетединицу в счетчик 3 и через элемент бзадержки осуществляет запись первого информа, ционного слова по первому адресу в блок 9памяти. При поступлении следующего информационного слова на вход 14 устройстваи сигнала записи на вход 13 в счетчик 3записи записывается следующая единица,и на адресном входе блока 9 памяти выставляется соответствующий адрес, по которому записывается информационное слово свхода 14 устройства, Аналогичным образом, происходит дальнейшее заполнение блока9 памяти,Если на вход 10 приходит сигнал считывания, который поступает в блок 1 до того,как произойдет заполнение блока 9 памятиинформационными словами и счетчика 3 записи импульсами, управляющими записью,с выхода 19 тактовый сигнал чтения записывает единицу в счетчик 2 чтения и черезэлемент 7 задержки считывает информационное слово с блока 9 памяти по адресу счетчика 2 чтения, который подключенразрешающим сигналом с выхода 20 к адресному входу блока 9 памяти. При этом навыходе 21 разрешающий потенциал отсутствует. При поступлении следующегосигнала считывания в счетчик 2 чтения за, писывается еще одна единица, и на адресном входе блока 9 памяти выставляется кодследующего адреса, Значение информации,записанной по этому адресу, считывается ивыдается на выход 23 устройства. Аналогичным образом происходит дальнейшее считывание информации из блока 9 памяти.По контрольным выходам записи 24 ичтения 25 ЭВМ и абонент ведут оперативный контроль за количеством свободныхячеек блока 9 памяти, что позволяет своевременно блокировать выдачу информационных слов на выход 14 и сигналов записина вход 13 устройства при заполнении блока 9 памяти, а также сигналов чтения на вход10 устройства при отсутствии информациив блоке 9 памяти,Если необходимо осуществить обменинформацией между ЭВМ и абонентом, когда сигналы записи и чтения расположены произвольно один относительно другого, т,е. могут и совпадать во времени, ЭВМ выдает сигнал "Параллельный режим" работы, В этом режиме включается синхронизатор 31 (фиг. 2), который разносит по времени сигналы записи и чтения при одновременном их появлении на входах записи 13 и чтения 10.Блок 1 по сигналам с ЭВМ может организовать два режима работы устройства для обмена информацией: "последовательный режим" (сигналы записи и чтения разнесены по времени) и "Параллельный режим" (сигналы записи и чтения могут совпадать во времени один с другим). При поступлении с ЭВМ сигнала на вход 17 организуется "последовательный" режим работы. Триггер 26 устанавливается в нулевое состояние и разрешает прохождение сигналов записи и чтения через элементы И 27 и 30, Сигнал записи с входа 18 поступает через элемент И 30 и элемент ИЛИ 33 на тактовый выход 22 записи; кроме этого, сигнал с выхода элемента ИЛИ 33 устанавливает триггер.34 в нулевое состояние и на выходе 20 формируется запрещающий, а на выходе 21 - разрешающий потенциалы, которые соответственно отключают выходы счетчика 2 30 чтения и подключают выходы счетчика 3 записи к адресным входам блока 9 памяти через группу элементов И 5 и группу элементов ИЛИ 8. Сигнал чтения с входа 15 поступает через элемент И 27 и элемент ИЛИ 32 на тактовый выход 19 чтения; кроме этого,сигнал с выхода элемента ИЛИ 32 устанавливает триггер 34 в единичное состояние и на выходе 21 формируется запрещающий, а на выходе 20 - разрешающий потенциалы,которые соответственно отключают выходы счетчика 3 записи и подключают выходы счетчика чтения к адресным входам блока 9 через группу элементов И 4 и группуэлементов ИЛИ 8,При поступлении с ЭВМ сигнала на вход 16 организуется "параллельный" режим работы. Триггер 26 устанавливается в единичное состояние и разрешает прохождение сигналов записи и чтения через элементы И 29 и 28. Сигналы записи и чтения поступают через синхронизатор 31, элементы ИЛИ 32 и 33 на выходы блока 1. Синхронизатор 31 синхронизирует сигнал записи и чтения при одновременном их поступлении на его входы, на выходах они разнесены во времени. После разнесения сигналов записи и чтения во времени дальнейшая работа аналогична "последовательному" режиму, 1656545формула изобретенияУстройство для сопряжения источника и приемника информации, содержащее блок памяти, информационный вход и выход которого являются соответственно ин формационными входом и выходом устройства, коммутатор адреса, выходом соединенный с адресным входом блока памяти, а первым и вторым информационными входами - соответственно с выходами 10 счетчика чтения и счетчика записи, первый и второй элементы задержки, выходы которых подключены соответственно к входам записи и чтения блока памяти, и блок управления, включающий синхронизатор, триггер управления и два элемента И, выходы которых соединены соответственно с тактовыми входами синхронизатора, а первые входы - соответственно с входами синхроимпульсов чтения и записи устройства, причем прямой и инверсный выходы триггера управления подключены к адресному вхсду коммутатора адреса, о тл и ч а ю щ ее с я тем, что, с целью сокращения аппаратурных затрат устройства, в блок управления введе 25 ны два элемента ИЛИ, триггер режима итретий и четвертый элементы И, причем установочный и сбросовый входы триггера режима образуют вход задания режима устройства, прямой выход триггера режима соединен с вторыми входами первого и второго элементов И, инверсный выход триггера режима соединен с первыми входами третьего и четвертого элементов И, вторые. входы и выходы которых подключены соответственно к входам синхроимпульсов чтения и записи устройства и первым входам первого и второго элементов ИЛИ, вторые входИ которых соединены соответственно с первым и вторым выходами синхронизатора, выход второго элемента ИЛИ соединен со счетным входом счетчика записи, входом сброса триггера управления и входом первого элемента задержки, выход первого элемента ИЛИ соединен с установочным входом триггера управления, счетным входом счетчика чтения и входом второго элемента задержки, выходы счетчика записи и счетчика чтения являются контрольными выходами записи и чтения устройства.1656545Составитель В,Вертлиб Редактор А,Маковская Техред М.Моргентал Корректор А.Осауленко Заказ 2053 Тираж 410 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101